Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 40235|回復: 25
打印 上一主題 下一主題

[問題求助] 請問ic design及layout的分類有那些

[複製鏈接]
跳轉到指定樓層
1#
發表於 2007-6-18 08:06:01 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
我從書上得知ic design分full custom,semi custom。
( @$ u" W; i4 V8 W6 V6 Y1 P" n而學校教的是full custom並且這是偏向於往analog design,至於semi custom可分programmable device,standardd cell,  gate array。8 E! m! o4 C7 x* m# J% F
另外學校教的vhdl 使用fpga分類在programmable device 部份,而ic layout只知分成analog,digtal,混合,rf 4種領域。/ M  a: f$ S- ^9 l) K2 E
現在小妹想請教一下ic layout如果應徵的公司是作digtal layout,是不是變成使用fpga裡apr的功能自動佈局? 即非學校所學full custom的方式來一條一條的畫layout?
  V9 G4 v4 x; }! D5 j* {+ j$ k# g+ i: `還是不管是畫什麼領域的layout,所用的軟體皆是業界常用的 如laker,cadence等,只是畫digtal layout時 其中使用到apr的功能來輔助?laker,cadence有apr的功能嗎?( D1 ?  R1 h: y+ L8 O* ]8 S
還有ic layout除了小妹所說領域外還有那些嗎? 因為我聽老師說有學姊 先學完了analog 然後換公司學digtal 接著又換公司學混合,最後目前又跳去學RF,所以小妹想知領域有那些 及使用的工具差異性在那?或是同樣的工具 但佈局方式有何差異呢?  r) b0 e' Z4 E: s0 f8 M0 Z# Q
謝謝^^
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
推薦
發表於 2007-6-20 13:30:32 | 只看該作者

回復 #11 jianping 的帖子

Tapeout? 翻譯?
, ~9 H& G2 Q7 _( o這個  可能要 LKK 的人才會知道唷!!
! L: O  g, e( q讓我說一下歷史吧!!& o7 Q* Z+ u, W
以前網路還不發達的時候!!!  就有IC layout 了!!!
/ `, V. V, m0 m. n/ u( J( P% S1 @/ C在當時 .db file 完成後!!  要將這些電子檔送到光罩公司去!!!/ l( ~+ q3 \/ w: y" W: a
沒有網路!!  只有磁帶機的時候!!
$ @; y" n. P' D6 r所以  要將這些 .db file 上到 tape 上然後 out 到光罩公司去!!) b& z) k. M( j
這個動作!! 當時的 " layout engineer" 叫做 "tapeout"% H  K( K$ A; q" o6 ~5 A! n
所以  這個名詞  沿用到現在!!
8 `0 e4 R5 m: \4 u0 _* V% f所以  可悲否?3 p8 `7 a, P. ]2 d0 a& Z8 T
高科技使用的名詞都沒有進步說!!
2#
發表於 2007-6-18 09:58:51 | 只看該作者
先學完了analog 然後換公司學digtal 接著又換公司學混合 ...真是夠猛1 i  u+ Y% |* g/ O6 C$ G9 K) J. T
光學 analog layout 妳可能就耗掉不少青春7 g* R/ z- I/ ?
不過這樣就很夠用了啦~! K# H: e4 q3 v/ I8 o
數位 layout 快要被整合到前端設計流程內 7 X7 P1 `# A& N/ l5 n$ Z% W; d
若是妳有設計數位電路coding的能力 可以往數位走,不然的話...還是做 Analog , RF 比較好
3#
 樓主| 發表於 2007-6-18 11:00:16 | 只看該作者
你好
) L+ y2 t3 l+ A7 @9 ]& M前端設計流程我不懂是什麼意思?但聽說analog的公司較少耶 ,光只作analog就足以生存了嗎?
; e' V/ k; l" j0 |6 k' b靠analog就能有很多公司可換嗎?因為聽說是靠換公司讓自已待遇提升,除非一開始就進好的公司,而學姊那樣就令我覺得那樣 應該才是有價值的layout工程師 在業界應該能很吃香 ,能換到更好待遇的公司,而ic公司 很少人待到退休的,聽說都是學會一樣領域就是換新的 學,而analog到底要學到怎樣才算學完 才可認定可換領域去學數位或混合,這點能回答嗎? ^^5 l3 U* R0 l0 C1 w: G$ b
怎樣才算有價值的layout工程師? 單獨追求一個領域的專精 還是像學姊這樣欲學完全部的領域?
, f& _' W  _4 ?! _% J% ~我是說這有價值的工程師 能令他得到應有的代價 賺大錢, n6 F$ {' l9 b: y6 q+ g7 v* y* L
$ O% X/ a, u) L# A! z2 G6 K, s3 E
# D, R/ P: V& G* q& i9 l1 \* G

) V" b, ], o' r2 i我學姊是因為他老公目前正作ic design engineer 所以他們計畫將來自已開ic house,而學姊更加積極的學,說不定正好合適作layout部門的主管 所有領域都很熟
2 i& f0 Z! }5 B* @
" p. j- o0 f/ I  m2 N6 Q  F5 f' H[ 本帖最後由 君婷 於 2007-6-18 11:06 AM 編輯 ]
4#
發表於 2007-6-18 18:16:25 | 只看該作者
前端設計流程 就是包括 演算法開發 電路Coding 模擬 合成電路 FPGA驗證..." F( y, U  g+ E+ y1 ]# J
5 s( T' p! R, w, v3 y0 g  L' r
其中 數位電路合成將會和數位電路Layout整合在一起
; ~1 ], [. n2 v! n. X+ l8 P6 `
1 L1 w5 P( f+ R& a$ K以台灣人的個性 analog的公司 很快會像雨後春筍的冒出來
. M8 d# K4 s5 t2 N6 u
1 T; v' K7 Z4 x' N) g6 F( b: x) M2 j像是香雞排 甜甜圈店一樣 7 V9 y. D: ]% }; K1 f( Y3 X
" M" z2 F7 n. v9 I* v1 |0 k0 q
有價值的工程師 能令他得到應有的代價 賺大錢??
: D0 Z& P. l/ d6 a. h) R# U工程師 想獲得應有的薪資 真不是一語可以道盡滴~~
$ \- J/ g* ]" ^) X- W) I  j; B1 f& \& L4 ^6 _
[ 本帖最後由 masonchung 於 2007-6-18 06:24 PM 編輯 ]
5#
 樓主| 發表於 2007-6-18 19:43:35 | 只看該作者
謝謝版主的回應8 p3 \0 f- {1 K3 M2 I/ A& p
另外可否請問一下學習ic layout 有作到i/o pad 這部份嗎?  i/o pad這部份是不是pad的設計者負責設計的?
+ X3 T3 H( A% ^9 [. Olayout工程師是不是只是作到verification 後再作post simulation 最後再作steam out 轉出GDSII檔,這樣Layout工程師的部份就算結束了? 而i/o pad的部份與 layout工程師無關?) ]7 P- Y0 f" ]" P0 _
這是小妹另外提出的問題 謝謝^^; q' S' ?; x  B, c! Q1 M1 p
同時也謝謝版主熱情的回答^^
6#
發表於 2007-6-18 20:16:26 | 只看該作者
這個留給本區的專家回答好嚕 ^^
7#
發表於 2007-6-18 23:22:17 | 只看該作者
一般來說,Fully custom layout就是指analog layout,全部用手工畫的,學校大都教這種; ^0 i; `' a! t, w) A: g, r& C
而digital layout一般則泛指APR,我印象中學校並不會教這門課程,APR一般都用在digital或者whole chip,APR並不像Fully custom layout那樣需要手工畫,80%幾乎都在下指令,只有一些比較需要特殊情況時才需要動手畫線或者修一些error
2 D1 e: m2 P' Z% k/ f: \, h! K就我所知,Fully custom layout絕大部份並不會太熟悉APR,而熟APR的只懂得基本的Fully custom layout,兩者所要考量的情況並不太相同,會有兩者兼具的實屬少數,在我所認識的朋友當中,還沒有兩者精通的
- R) a, L4 }; }7 w5 _0 KFully custom layout需要注意每一個device的畫法和擺放位置,而APR則較注重整體timing和digital function
: [0 k" U% z  W" H
( f0 [  W% M, [! ]' D9 J& H至於standard cell和gate arry就較難區分( W" [( ?8 J1 ~: \2 Y) P% u0 i' i
或者應該說standard cell和gate array並不是一般ic design house會自行開發的,通常會作到standard cell和gate arrary都是提供design service或者像TSMC,UMC之類的公司才會作到的部份
, Y  a4 j8 _; M& I一般來說,ic design house都是直接向TSMC/UMC之類的向他們索取standard cell及gate array
& Y) O, P2 i/ H; u5 e而standard cell和gate array都是用Fully custome layout手工畫出來的,然後建成類似P cell形式" {: p' ?+ T/ x3 G" I$ A/ _. t
製過過程有點煩雜,只要TSMC/UMC有開發新的製程,他們就需要開發新的standard cell和gate array; n4 `) M) A7 C  r* ^# ?2 z
  z. {2 \6 z# _7 ~5 Z) H% l
至於問到I/O PAD% Q" _" E- j+ G8 b, K) r
一般來說,I/O PAD都是製程廠提供的standard cell裡面就有附了,當然,還有一種情況是ic design house需要special I/O PAD,如此一來ic design house就需要自行畫一個符合standard cell rule的I/O PAD,而有關於I/O PAD的rule在製程廠所提供的電性規格書上都會有其相關rule,只要照著上面rule來畫就可以了
5 p, C8 c" L  |; u2 K3 p! p另外,在作special I/O PAD時,需要特別考量ESD問題,因為整個chip若都是用standard I/O PAD,只有使用一個自行開發的special I/O PAD,那依照ESD的關點來看,若沒有照製程廠的rule來作的話,通常special I/O PAD絕大部份都會有ESD問題

評分

參與人數 3 +12 收起 理由
yhchang + 4 回答詳細
mosquito516 + 3 回答詳細
mt7344 + 5 回答詳細

查看全部評分

8#
 樓主| 發表於 2007-6-18 23:55:24 | 只看該作者
你好 ! c& w; `  J+ u
聽副版主如此的說明,小妹想請教一下對於digital layout ,使用的tools並非用analog的tools嗎?
6 j  Y( `. z; d  n$ s2 v' t如FPGA...
7 j, i+ d- m  ], n3 M因為我也修過FPGA使用VHDL來設計IC的課程,但這是只要會寫程式就好,電路圖 佈局都幫你作好了 及電路合成。, a/ v8 B0 x( w( r9 q" U  W6 m7 O8 i
digital layout有用到FPGA嗎?或是所使用的軟體工具有什麼? 另外學digital  layout 好像比analog輕鬆耶?3 l* a4 q, a6 O8 o
麻煩你一下囉^^
9#
發表於 2007-6-19 21:20:19 | 只看該作者
嗯~該如何說呢1 Y$ w, b# r- P" d5 X+ A
工程師有分類比和數位兩大類; ?1 v3 K7 z2 H- B) z( R  r
其中類比工程師使用的tool絕大部份是SPICE,在layout方面較為直接關連的則是Fully custom layout. T/ z/ }# |! j/ S( Q; J2 |3 \- L  w
而數位工程師則是使用Verilog
4 ~( f& D; C# @+ ^& u! }/ h& ]8 ]: D其中類比和數位有一個很大的不同是數位除了在用Verilog(VHDL)模擬function和timing外,還可以使用FPGA來作實體的模擬,至於FPGA是什麼東西,解釋起來有點麻煩,它算是一種實體的gate array,數位工程師在用Verilog(VHDL)寫好code之後,驗證都沒有問題後,在作whole chip的APR之前,通常會先作FPGA驗證,也就是將Verilog(VHDL) code實際用FPGA來驗證,看看其function和timing有沒有問題1 d# v7 }5 v7 M) k8 A. B- r
所以,FPGA和layout工程師完全沒有任何關連,FPGA純粹是數位工程師要會使用的眾多tools其中之一  S, p* [% j/ p& H0 t) p/ j

+ N9 `5 w: c4 j8 b; O. ]  P4 N* w再來要說明一點的是- o) j- ]; ~: b1 S% X2 c+ |. U
Fully custom layout和類比工程師有很密切的關連,因為類比工程師在作完pre-sim之後,是交給layout來完成電路layout,然後layout工程師在作完LVS,DRC,ERC,抽R-C之後,交給類比工師作post-sim,都沒有問題後,也許會直接tape-out,又或者交給APR作whole chip整合
3 K0 J, |0 ?! @% G$ c而數位工程師則和APR有很密切關連,因為數位工程師在用Verilog(VHDL)驗證完自己的code後,然後作合成,再來則是交給APR作whole chip layout& P8 d) C* m: [! ]/ @' O
所以,類比和數位兩者在使用layout資源上是有所區別的9 Z0 B; S2 O3 Y) h/ E# v
故而一般的layout工程師也大都分成 Fully custom layout和操作APR的layout 工程師,不過,一般都是總稱layout工程師,只有在細問下才會區分是什麼種類的layout
3 b9 l; Y4 g7 a7 p) M4 E) F" [$ L" H3 L; [" E1 O. i) Y2 }
最後,Fully custom layout和APR基本上都是使用同一種tools
! s+ T7 R& e3 O' ^; c只不過,Fully custom layout需要用手工來畫電路元件,而APR則是將數位工程師寫好的code利用tool來作的whole chip layout
5 c% e2 F* j8 Y用簡單一點的說法8 ^# T/ y- T- [8 o3 R3 Y
Fully custom layout要用手工方式將類比電路畫出來,所以需要很多layout技巧及方法,通常這些都需要經驗,而且要花不少時間
. K  u6 z$ S" xAPR,幾乎都和數位工程師有關,本身並不太需要有電路的觀念,同時只需要一些最基本的layout技巧,操作APR幾乎都是背指令,背流程,重點在操作APR tool,不過,在作APR的過程中,時常需要一些如何使APR繞線時間縮短的經驗
' n* |  W6 h( k) A; J1 B* d% }' P學校通常只教Fully custom layout,至於APR方面,就我所知學校方面絕少有這方面的課程,而且APR只是要會操作tool,所以學校方面甚少花心思在這- [  r2 Y- h% \

4 W4 c6 |% \; A, _! Z大體而言,Fully custom layout需要有一定的layout背景才比較容易上手,而APR就比較不會去計較有沒有layout觀念" H, _  y0 y7 t
至於Fully custom layout和APR那一種比較輕鬆,我覺得是見人見智' I2 N: G0 L7 R! U2 [8 F$ {
不過,就我自己的觀察,Fully custom layout雖然要花不少時間,不過,它是畫過一次之後就沒有較多的後續問題與tool操作
" A6 D) m* G2 ~- f% X4 ~而APR若是沒有一些小技巧的話,時常要來來回回作同一個動作好幾次才能夠完成,如此一來所花的時間就比Fully custom layout來的長

評分

參與人數 2Chipcoin +4 +5 收起 理由
yhchang + 4 學到不少!
mt7344 + 5 很受用!

查看全部評分

10#
 樓主| 發表於 2007-6-19 22:41:40 | 只看該作者
謝囉!+ ~# z  v8 E( U
大略了解數位與layout關係較不大 ,另外可請問一下tape-out是指什麼?曾聽說稱為 光罩設計完成。
. ?9 i  L) B4 y& R8 }6 m3 U但仍不清楚 解釋及中文翻譯其名稱為何,而vlsi概論也沒寫@@
* A# M5 t! N+ y# U2 o* slayout工程師不是只是作到進行stream out轉出GDSII檔及verification report 後交由晶圓廠不就完成工作了嗎?
11#
發表於 2007-6-20 11:39:30 | 只看該作者

回復 #10 君婷 的帖子

Tape-out是指IC設計公司整個案子確定結束,要送出去開始作光罩,那∼∼∼那時間點我們就稱為TAPEOUT,那時也是整個團對最開心的日子,有的人甚至會在TAPEOUT前一個星期開始吃素,呵∼∼∼& t1 o  n7 m+ t
TAPEOUT翻譯是什??其實我也不知,但我建議您∼不要什都翻譯,有些字詞翻譯後∼人家反而聽不懂你在說什。
# H. ]4 _* E9 E* M" n, |/ q. [LAYOUT工程師在TAPEOUT後是不是就結束了,其實也不一定,也許你們公司還會要你看光罩(JDV)Check your MASK,甚至IC出來有問題,需要作FIB等等,你是不是完成工作,應該是取決於你會多少東西,IC出來要打ESD∼∼不是每次打都會過的,如果不過∼∼∼那這方面LAYOUT可能要檢查一下並提出一下自己意見,因為貴公司可能會把IC拿去作分析,你可以到宜特公司網站看看∼∼你就知道有很多東西可以玩的。
  A, i/ a" g% V4 z# R也許∼∼∼貴公司有時需要『參考』一下其他家的IC,那你就要會看照片,也就是逆向工程∼∼∼你的工作是不是結束了,應該是取決於你知道多少,多知道一點∼∼你就會多累一點,公司也會多一點工作給你,你的休息時間也少一點∼∼  ^_^
13#
 樓主| 發表於 2007-6-20 18:10:31 | 只看該作者
哈哈原來只是將case結束到送去光罩這動作 如此稱呼,但是談到專業名詞 ,若有天有機會進入工作學習,而帶你的前輩都用專業名詞英文來帶你時,我怎查英文名詞的解釋? 我知道不該去記中文翻譯 因為每個人可能翻的不同,但要知這英文名詞 是指什麼 作什麼? 問過老師 居然說沒得查@@
. d! x7 @4 D1 D5 ]請問大大你們的經驗 是如何處理地  請說說唄><

評分

參與人數 1Chipcoin +3 收起 理由
jiming + 3 獎賞 追根究底!? 來做 學藝股長?!

查看全部評分

14#
發表於 2007-6-21 09:30:29 | 只看該作者

回復 #13 君婷 的帖子

我的經驗喔∼∼∼一開始新生是到公司當啞巴跟耳聾,因為他們說啥我都聽不懂也回不了話,再來就是當啞巴但不是耳聾,因為我聽的懂他們講的英文專業名詞是什意思,但我回不了話講不出口,最後到現在的我不是啞巴也不是耳聾,並且我在公司講的話中∼∼如不插入一兩句英文,好像顯不出我專業的樣子,哈∼∼你說我虛偽嘛???那我告訴你∼∼∼園區工程師都是這樣的。6 ]7 C% e7 m* A! B
所以∼∼∼不用怕,先進公司操一下∼∼大概一兩年你的話中也會三不五時插入一兩去英文,不然你會覺得你好像在講火星話∼∼人家都聽不懂,唯有英文專業名詞人家才聽的懂啦!!
15#
發表於 2007-6-22 01:55:10 | 只看該作者
小的Digital APR 可用Cadence的Enconter http://www.cadence.com/products/ ... ncounter/index.aspx
3 \, R1 a% d1 AMillion Gates以上可用Magma的Blast http://www.magma-da.com/c/@PQXsfbl.ZSAao/Pages/blastfusion.html
9 s4 z3 _- _4 d  C但synthesis 做最好的還是 Synopsys 的 DC http://www.synopsys.com/products/logic/design_compiler.html , 如果要Best-in-class timing, area, and power QoR, 選它準沒錯.' ], A/ e% z" Z5 T* W% Q+ y% S
STA和DFT, PrimeTime http://www.synopsys.com/products/analysis/ptsi_ds.html 和 Tetramax http://www.synopsys.com/products/test/tetramax_ds.html也是首選./ J6 `& S1 J6 U3 U& H" r1 x! ~

8 U4 b' g3 b. G2 l% x不知學Candence的Virtuoso(含Assura)和以上的APR tools, 那個要花多點時間?
6 H# b9 W. f# [7 |  e$ _8 W5 ]; L; g$ j( v3 H" p! `5 G
[ 本帖最後由 jinwar 於 2007-6-22 01:56 AM 編輯 ]

評分

參與人數 1Chipcoin +3 收起 理由
sjhor + 3 學到不少!

查看全部評分

16#
發表於 2007-6-22 23:21:16 | 只看該作者
cell的部份不見得是Fab廠提供的,只是泰半單位沒這能力自己搞出來所以就直接用。有些比較有能力的單位就會自己做,其實也不用太多人,反正那也只是做做苦工,只消一個學期找個班級分派一下,每人弄個一個,很快就會有整組的東西可以用。, r  b7 Y% h- F7 E
4 M; g! h3 A2 N( J! d, `
Full-custom指的應該是依照需求完全量身訂做的,從無到有。類比電路才比較需要這種方式,類比要做系統不好做,但是不表示類比就沒有用途。真的IC Design個人認為這才算是。這上面要探討的問題是很多很多的,思考需要非常慎密,國外的類比工程師是做一輩子的,我老師說過,一個好的類比工程師需要培養至少十年。類比需要的是實力還有不斷的try error得到的經驗才會慢慢有所成長,絕非tool玩玩就可以搞定。也因此比較難學,可是相對來說待遇也比較好。不過付出的心血不是旁人可以想像的。8 `& v7 R9 o, T* A9 z" i

7 J& Z3 Q6 F7 W9 n: y0 XSemi的話指的是利用現有的半成品,也就是眾多公司推出的PLA、PAL或是FPGA、CPLD來去完成你想要的電路,在這上面的話因為數位電路比較沒有實現上的難度,所以這邊數位電路較多。數位電路著重在timing issue,只要不要有meta的話其實怎麼設計都不會沒有功能,當然這是指比較低頻與一般類型的,在這邊的tool發展眾多,這好像不太需要什麼時間精通吧?基本上就是照表操課,難是難在裡面要設計什麼電路,也就是System Level,或是比如比較偏向計算機的問題方面的東西,過程根本沒什麼難度可言。基本上資料非常完整,只要照做就會有東西出來。也就是說"取代性高"。; e& [4 L% V% h5 K- y0 _+ n; d, I

# I1 |1 ?" b: y類比電路也是有類似可規劃的元件,只是應用上很少很少,所以這兩者是以實現方式來區分,並非以數位類比來區分!( {1 O( ]2 m2 X, {, k. S

9 C' n! q! p5 `* K; z7 m君婷,雖然發問是好事,可是問多了代表沒有思考,也沒有自己動手去找,你問的問題我覺得有這空間可以自己得到,討論歸討論,還是要一步步去規劃自己去磨練自我才能達到目標。如果妳要走類比,那光在這邊問是不夠的,還是要回歸到學校裡面回歸到理論基礎面,再配合長期的實作,才會有所成長,如果是數位要熟析tool操作的流程,還有要著重在系統層次還有state machine跟timing issue上。像你學長姊那樣我不認為很好,Analog跟RF沒有個數十年學的到很精深?我個人學analog兩年多,我覺得我還淺淺的在這邊摸過,世界之大之博大精深,豈是短短的數載寒暑可以得窺?全世界不知道有多少高手有多少能人異士在這邊努力,人家都職業的,吃飽沒事幹就開始想要如何才能更好。在這領域打滾心態就要正確,是超越自我不斷追求極限,接近完美;不是與人相較,比看看誰比較好,換個角度看就是比誰比較爛。很可惜設計產品就是有跟沒有,差一點點水準都不夠。比較的角度要朝向自我,明年的今天妳能比今年多多少能力與結果,這才是重要的。做一做就跳然後自以為學到東西這種心態頗要不得,這也是台灣類比還差人家外國差的遠的原因。國外老字號的公司的人,那可是用一輩子來研發的,我們三五年就想要幹掉人家那是談何容易。
: I" C- w, x( j' h+ K5 R) Q, h
: \8 N$ ^/ P$ o; @6 F$ Z[ 本帖最後由 ianme 於 2007-6-22 11:40 PM 編輯 ]

評分

參與人數 2 +6 收起 理由
yhchang + 3 熱心回覆!
sjhor + 3 回答詳細

查看全部評分

17#
發表於 2007-6-22 23:24:03 | 只看該作者

回復 #12 sjhor 的帖子

承先啟後,經典的東西何必再改?搞名詞那沒什麼意義,不變的真理還是要腳踏實地。這樣的名詞也突顯了IC Design的進步與血淚。
18#
發表於 2007-8-9 22:56:37 | 只看該作者

脸红

哇,大家懂得好多哦!!!!!!
9 A. u; T0 {% c                                                                              , H$ [- `6 y# ]7 ]6 I6 E1 m* D; y' h
看来自己真的要多学习,进到一个圈子里,如果连圈子里的东西都了解的不全," g% B3 P6 U3 e
                           0 U8 D! [& ~5 }9 q# Z; M
也真说不过去!
19#
發表於 2007-8-14 23:47:33 | 只看該作者

請問ic design及layout的分類有那些

其實TAPE-OUT 是指 設計者 交付給製程工程師的一項作業 , LAYOUT佈局不只是要驗證過而已
8 Y% z  ^3 M& K  W& `# w; I製程方面也有製程上的限制 ,當這個CHIP有問題的時候 , 也會迴流 ,
+ \  H& J1 K1 Q1 ]+ r' P# ^  `I/O PAD 是不用畫居多 , 反而是旁邊連著ESD元件要多多注意了
, M* s: E! ?7 H" g: c! B( S5 M APR現今都用在數位部份 , APR有獨立的專業軟體 可以繞出整塊方形的數位電路
4 r& D( y* |( _' [至於要用多少數位電路 還是要看design , 只有一點點還是要用手劃
20#
發表於 2008-2-6 13:24:02 | 只看該作者

回復 3# 的帖子

現在想要開公司難度越來越高  `0 \. a, k4 m
如果是下.35um製程, G1 ^# T; b# O: b$ a1 f( w
下線一次全部的光罩費用也要兩三百萬$ Z- A7 t. J. S$ l
就算你資本有一千萬  扣除人事成本  也只能給你玩兩次  G% t3 f% I: v& q
2 r# _* R3 b" A' D5 f# a$ Q
如果是更先進的製程
# @& h) w7 m) C( C3 R6 }$ C. \比如99奈米 那就更貴了
; k5 [3 r7 f& o* B/ e& pTAPEOUT一次就是兩三千萬不見了
& f. y9 G; s- z( N8 m所以開公司之前要先想清楚  有沒有辦法冒這樣的風險
# H; I4 t$ c' h公司的人才素質有沒有辦法讓CHIP一次就成功
4 O, @8 }! ~6 a( x0 j  U, Z1 N; Y) L) a% D6 W
更重要的是  就算IC WORK也得要有客戶要
$ G9 a0 t# ~1 z+ n能量產才可以開始賺錢! F' D9 f. Z) M, e6 b
公司不一定能撐到那個時候
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-3 02:25 AM , Processed in 0.148019 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表