|
商周出版一本書: π型人:職場必勝成功術,,
! f7 ]( ~. U2 Z裡面提到「「π型人」的方法,讓你在最短時間內,選擇適合自己的第二專長,並與第一專長融合,發揮一加一大於二的威力,帶你安然度過景氣寒冬,成功迎接春天的到來。」
; M/ J/ i9 @. I' q) z
, D+ ?- s Z, `在IC Layout世界裡, 小弟的解釋為: ) V% r; y* g0 p7 [8 c+ v$ t/ X
IC Layout工程師,除了提升本身IC LAYOUT的技能外,(平常多閱讀國外期刊,美國佈局專利或進修等..)
+ J& }: g3 N ?7 Z: I0 p另外再學習和本身工作的前、後,也就是上下游相關的知識.
6 s- h: v( k8 L# _0 c% f; s" [例如:IC設計和 晶圓製程或 CP測試) L! V3 b0 }: ] _. {* d
5 a/ j" i$ H- z: R( z" b
(??? 有人一定會問我,IC LAYOUT 學IC設計和測試做啥?) 1 W" q2 ^! J/ Y5 `. {, r: x
隨著製程演進, IC Layout在舊製程不存在的問題, 在前瞻製程未必不會碰到, G& E7 K, W7 f# u5 i' k) G8 z; f
4 m; ~# |- d, b1 Y* r s學習IC設計並不是要超越IC Designer,而是為了能更清楚的溝通電路設計理念,
' f3 m, i0 P' p* @學習晶圓製程或CP(Wafer sort)也不是要成為製程或測試工程師,,
& I9 z @! a G) e而是要了解自己的佈局在台積電裡面會怎麼跑, I/O PAD的擺放對CP(Wafer Sort)測試結果有沒有影響,或是可以最佳化
8 v- m* q. @* ]/ a# e9 Q當然公司或Fab一定會有舊的Rule可以依循, 但是Rule為什麼要這麼定通常了解不深(因為太忙了..沒空想那個)
4 R$ C* {0 p3 W! J
1 u4 w. w5 m: ?5 ^所以試著了解上下游合作的工程師在做什麼,, 辛苦一陣子,,
- i* [. e/ `0 v- j! j必然可以脫離 「像是在 做工ㄉ感覺得,, 」
1 F( Y! u: T8 {
- ^$ H5 e4 p# n; U3 E4 O/ t共勉之~ |
|