ESD防謢電路中，MOS的source與Drain大小不一樣，請問為何呢？謝謝！

vic

ESD防謢電路中，MOS的Source與Drain大小不一樣，請問有什麼作用？
再請問大的一邊是接Source or Drain 呢？與Pad有關嗎？
知道答案的大大，請為小弟解答一下，謝謝！

glacialwang

基本上 接PAD的部分會比較大 讓其具有較大的表面電阻 讓靜電電流走比較深層

despair

0 n% U$ A( X# ]+ X: K6 [如針對source與drain面積大小不同進行討論，主要原因為抗ESD電流的衝擊。
會有大小面積的差異，來因從PAD來的信號多會有ESD damage的問題。
% G' q: v7 C* G$ h. B
3 Z5 M0 t. k7 y3 x1 |4 [% ?3 lS/D若接點看到的是從PAD接過來的信號，該接點除了co to poly之間會有較大的rule外
9 D# T' H4 y- d也會多層silicide bloak增加通道表面阻抗讓ESD電流走well這部份 ，用來抵抗ESD電流避免oxide or gate poly遭到破壞。
7 G; ~; ^( ~8 X: _5 q
  v3 q: K3 X5 R- y1 n8 a% v這只是相關ESD guidelines的一小部份，若要全盤了解還需要多查資料～加油。

vic

謝謝兩位大大的解答...
意思都差不多，我大概能了解了...
$ U3 i1 G$ c0 Z7 ~! l9 t至於多一層silicide這部份，是指多加一層RPO嗎？
1 n' D+ Y3 a+ D" s4 g; f謝謝！

despair

部分foundry是叫做RPO，或者又叫做SAB
2 }  l2 p" R+ j% O4 R2 ]" d不同晶圓廠都有不同的稱呼

towner

看了还是一头雾水,没看太明白

klim

我的ESD防謢電路中，MOS的Source與Drain的SCG及DCG都有加長,
: k. T7 K9 M* \( d$ M1 HSCG約為DCG的一半，HBM可過+/-8KV, 但MM只能過+/-300V,
) U3 U( G9 O# `/ W有做delayer, 發現是死在source與poly的介面, 請問為什麼？
知道答案的大大，請為小弟解答一下，謝謝！

bowbow99

看一次看不懂..看第二次
看第二次~不懂還是不懂~等遇到才知道