設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Layout設計討論區 › 請問layout後的電流
返回列表 發新帖
查看: 9672|回復: 15
打印 上一主題 下一主題

[問題求助] 請問layout後的電流

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2011-5-6 16:35:27 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
您好6 H/ V3 J4 q* j1 k

# q$ o0 F5 r" X- _8 E* a我設計完一顆opa(cascode_opa)9 D2 W( {: z0 [
pre_sim時，輸入端上方的主電流是40uA
* P! J' X& h; B差動端電流各20uA: h! {6 z, ^- f/ x( t
1 D- m+ f0 u9 S8 S1 U
但是pro_sim後的主電流卻變只剩10uA3 h6 F- a2 i; u- F% Q8 o8 W
差動端只有2.5uA
1 U* q( w$ G+ \" |# y; d# V9 G: l2 T9 }6 @" [+ p
請問這是layout上的問題嗎?( {+ V6 N9 h1 z8 d
po一張部份圖請教各位!* a( y/ {9 X0 {- W
' A) n* U- D% o2 y0 G
下面是差動開關
7 K- _+ L2 H" s3 K# p; f7 C0 h上面中間是主動流源

本帖子中包含更多資源

您需要 登錄 才可以下載或查看，沒有帳號？申請會員

x
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂1 踩踩 分享分享
回復

使用道具 舉報

2#
發表於 2011-5-6 18:37:53 | 只看該作者
那RE LAYOUT吧，POLY當導線是可以，但是用在OP，，考量點會不同，還有蠻多可以改善的。
回復 支持 反對

使用道具 舉報

3#
發表於 2011-5-7 00:06:34 | 只看該作者
不知道你有沒有電路圖跟他的size; i# D( X! U& Z  t, V; T
& K! H) E! Q8 a' i
有的話可以貼起來，小弟實力還不夠，: F& k, W5 g: `$ j/ U/ O

0 F- t) f$ c( ], ^7 d( [需要電路圖跟他的size才可以做一些比對，謝謝。
回復 支持 反對

使用道具 舉報

4#
 樓主| 發表於 2011-5-9 16:08:40 | 只看該作者
那RE LAYOUT吧，POLY當導線是可以，但是用在OP，，考量點會不同，還有蠻多可以改善的。 ...
& `& ?  r0 I$ b; DONLYFLYSKY 發表於 2011-5-6 06:37 PM
- O8 ]4 N# L9 P, M* d7 F7 {1 k

0 s: C, r: T3 l# S2 f8 r, }# {$ I
4 i- C) ~+ C7 M1 B* p: b' f/ {3 i9 f6 `. y8 s8 P

' j: P& L# U5 l# C* x- g9 Q8 F: |: F: S1 D
您好
6 B& ~, M  |: M6 x, H7 P- V5 N9 B& n( J
一開始沒有注意到我用到poly連
; I, q. q4 b% G/ M$ S: Q+ \4 W; `1 i( \% o; _/ D
但後來我把gate端的地方改用metal連接，可是好像沒有比較好耶!
$ S0 c/ Z) N0 }* Q& z結果是一樣的~
# M! Z2 q* |+ a* m# _8 r, o0 m$ |- Q/ p
可以給個建議嗎?(應該不至於會差到這麼大)
8 T1 K3 V1 @( L+ h/ o4 P2 c1 u" [+ J; f  I5 A4 m% }4 ?# X
而這種layout排法我是參考一本交大電資，所教導的佈局方法!
回復 支持 反對

使用道具 舉報

5#
發表於 2011-5-9 17:13:18 | 只看該作者
你好小弟不是RD,我認為LAYOUT影響的不大
8 I% F- Z% K1 Y" Y) ?不過看一下LAYOUT我覺得可以把GUARD RING上端處加粗畢竟從MOS的角度來看若是希望MOS DRIVERING能力夠強,則會加大他的WIDTH
3 |) i6 K( z# S但是光加大MOS,但源頭不夠粗相對IR DROP則也會比較大,若還是沒差很多看你LAYOUT並沒有其他會影響結果很大處
* }, n/ u* N' M% H  l- ^2 p& ^6 a2 b" F& K$ W2 ?
以上是小弟的淺見,若沒幫助還請見諒
回復 支持 反對

使用道具 舉報

6#
發表於 2011-5-9 17:18:53 | 只看該作者
抱歉剛英文打錯是driving 不是drivering. Q* K1 D' b3 k" Z1 E

0 T5 V  Q6 B; C! B# v+ YRD給我的觀念
( C+ f7 k4 f/ W  d) L; A: s6 y6 ?9 t( V# D+ L; j
->GATE不吃電
回復 支持 反對

使用道具 舉報

7#
 樓主| 發表於 2011-5-9 19:23:34 | 只看該作者
抱歉剛英文打錯是driving 不是drivering/ ?: o4 {, ^0 C* b8 ?& g3 Y, U
/ N( C1 b" ?+ V$ K/ @
RD給我的觀念/ P3 f8 X9 z- Q5 S

. C/ n- k0 g0 ?, u- v9 m4 t* N' C->GATE不吃電  L  T* Z. h) A8 m! W' G9 }9 N
h2off0202 發表於 2011-5-9 05:18 PM
& o' s2 D0 Z9 F' b2 i1 a
) C2 |" y2 o; y* B7 X- h# w3 N9 }
- R2 v' W) X3 T# o6 s+ s( h
您好6 a6 i0 G  @: n

! ?5 H. k* `( |" p% ^, U所謂的不吃電是指不吃電流是吧?
( f/ }# u' Y; F4 S, A這個我清楚
/ C3 A: q  k+ z. D5 X- {1 z* @1 q! e! ]' _: T, B
所以說再prosim時vdd就要加大來試嚕?
, i* |6 x" F8 _, B我試看看!
% c( d# D5 C$ |& L+ d% a
, @9 [# v6 x, o7 m* T5 ]目前正改架構& M2 X; D. }3 X5 X  I
: q  Z! `3 R' h3 A; T! M) A
謝謝您
. l" Y2 X% m; g0 O3 i若有更新的想法也麻煩您
回復 支持 反對

使用道具 舉報

8#
發表於 2011-5-10 11:59:23 | 只看該作者
不Match  容易受製成變異影響
回復 支持 反對

使用道具 舉報

9#
 樓主| 發表於 2011-5-14 12:17:12 | 只看該作者
回復 8# shkao0201 ' ]( M; y0 n7 }/ O3 M6 E% y' W& a
" B2 Z, `2 H9 I' @; q
% q2 y0 o5 |" K

4 z9 m0 f  r9 m* ]+ _* j9 Q. c7 c1 C
    可是我現在的問題是layout後的電流變好小!
回復 支持 反對

使用道具 舉報

10#
發表於 2011-5-14 20:45:11 | 只看該作者
Power 是否給足夠?Routing Metal Width 足夠嗎
回復 支持 反對

使用道具 舉報

11#
發表於 2011-5-30 20:56:37 | 只看該作者
回復 4# bernie820
! E% S: a  P* b, U" O" x1 K
' X0 E1 M7 E/ h+ d, T
: y4 E. e/ o  u( y, k, o7 N    嗯，說真的，
. x4 Y# ~* l3 v1 x# w+ W該要圍的地方沒圍，\
  y3 K9 a3 |/ Q" d% d8 B重要的結點是否將電流供應量考慮進來，--->線經大小影響你的輸出/入電流，
1 r  P1 X8 J/ W1 A& L電源供應量是否足夠，; f' _2 L; l4 U* r# X: {

9 Y) x/ m- [2 i: d* ]  w拿到的參考資料是多久之前的資料，8 Z8 B% B8 e0 J+ b7 Y2 M
參考資料是否符合目前您所用的製程，
9 h  C! }1 M/ y6 M0 V: Y5 o+ ~, Q) [: g
對於目前使用的製程，所選用的材質參數是否有考慮進來。
3 x3 H( l- |) R
; F0 y! t8 a/ B請再付上您的電路圖。/ f: R) q. a' {) w& c: N' b, o
* G' z5 g: V0 X. z
以上觀點，參考看看。
回復 支持 反對

使用道具 舉報

12#
發表於 2011-6-1 20:21:28 | 只看該作者
回復 6# h2off0202 5 x- w) v" _& P6 W! F) e% \# a# ]

  Q& ^; q" q6 W4 M1 S2 j( Q; _4 K. ^% [5 U. N+ S4 s
    您的講法有誤點，
" {; T% U, D  t# F  i& B; q1 K. o
: {0 k; }1 }% U1 x# l; mPOLY不吃電，那意思是用POLY當電阻時也不吃電囉，那POLY電阻畫大畫小都沒有差囉。, m1 u, C* P7 f$ K3 M& |

. H2 x! d% G" H. z9 I% D2 FPOLY電阻是會吃電的。
1 b( [( d* @# B2 c, a( ?3 O7 H. K8 H) N% z) F* d( `. t. o. ?0 J
不吃電是指，當MOS元件在不導通時，SD間經過的電流受到GATE的控制而不會有所謂的能量的消耗，而對於大元件的MOSPOLY的阻值是有一定程度的傳導速度影響，要怎麻解決請照一般的COMMAND SENCE來解決。
, g2 X2 V6 {, A' Q0 q6 B
: E  U7 d; f4 i吃電，這名詞，我的感覺並不是單指所謂的電流或電壓，而是能量，P=V*I。----->這基本電學有教。
回復 支持 反對

使用道具 舉報

13#
發表於 2011-11-24 19:11:36 | 只看該作者
我也覺得power 太小 能不能鋪上一片VDD去跑post-sim
回復 支持 反對

使用道具 舉報

930709
14#
發表於 2012-5-12 21:45:06 | 只看該作者
你的製成是什麼的阿?很不一樣ㄟ!!
回復 支持 反對

使用道具 舉報

930709
15#
發表於 2012-5-13 20:48:48 | 只看該作者
謝謝大家的分享!!小弟會虛心受教!!
回復 支持 反對

使用道具 舉報

16#
發表於 2012-5-21 10:14:22 | 只看該作者
你的METAL 有二層可以畫~~所以在上面一排SOURCE 端鋪METAL2 接POWER,要粗最好是MOS WIDTH 的一半
$ C0 s! o2 [' J: u" a5 H5 V; }
7 S5 u/ ]4 U, P- E7 j下面那一排MOS OUTPUT鋪METAL2輸出,一樣是MOS WIDTH 一半
; p% D3 y8 m! s1 D- E/ w
9 D% g3 F1 X2 s) ^2 B! V; F試試看~~
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-5 05:04 PM , Processed in 0.124015 second(s), 19 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表