|
|
最近看見一則新聞，台積電開始導入45奈米製程，不由得讓我想起前陣子看到的一篇文章，90奈米以下製程LAYOUT人員需求度將越來越低。
) {. y8 g- O% X S9 i8 C+ ^6 s: Q6 @$ Y; E6 ]
晶片產業已經有好幾十年了，如果我們回顧廿年前的LAYOUT圖，我們會想∼∼∼他的手法為什會這麼粗劣。那十年後的人看我們現在，會不會想：2007年那時的人為啥那麼笨，做IC還要找人製圖。那時會不會是∼RD設計完，丟進軟體∼∼LAYOUT自動跑出來了，那如果真的發生∼∼∼LAYOUT人員可能就不需要了。
+ b+ i `. `' @
, b4 D0 q3 Q+ t3 N8 m 你說這是不可能發生的，那∼∼∼十五年前的人會想的到今天45奈米產品真的能實現嗎。台積電做45奈米，那美國一流實驗室中會不會正在做更小的製程，還是說其實更小製程已經實現，只是因為成本不符無法商業化，我曾經在好像牛頓雜誌看過1奈米製程文章，好像是用『碳管』來做的。$ q7 d) U7 ~7 X e1 t8 e4 \
, d: R1 B$ T6 S# T, u( u; C
在我還在思維我未來會不會馬上失業，我就看到最下面連結網址那篇文章，他的標題叫做『你要自己做65奈米晶片的線路佈局嗎？』。- S" Y9 L) |& ^ i5 e
, Y! F( |* s# s3 }, o. X 我截錄一段下這篇文章內容：『大部份人認為，65奈米節點晶片設計只不過是對洩漏電流、多變性、訊號整合問題投以更多的關注。真正的變化可能是，隨著客戶自有工具 (COT)設計流程模式面臨挑戰，IC設計業者重回客製化晶片(ASIC)設計流程模式時代，做線路佈局(IC layout)設計的工程師可能更少。.............65奈米設計技術上雖比預期容易，卻因主要使用者停止線路佈局，可能促使半導體產業出現新的變化。他還認為，90奈米已出現此種趨勢，主要是因為可製造性設計(DFM)在90奈米以下遭遇挫敗。對於公開客戶必須因應這些DFM問題的製程模型與資訊，晶圓廠也備感猶疑。............』
1 C. ]) R5 l" d5 i* ]% k& B! J4 _. A6 z& b% u
你如果是一個LAYOUT工程師，你看到這篇文章你會背部一股寒意上升嗎？？
. n5 r: q2 Y# u4 U. `7 B& Y% i2 g' Z$ w- {. Z% H
我們討論版有一個標題是在討論十項全能的佈局工程師，在我的角度看來，這不是一個衡量自己能力的標題，而是一個在警惕自己要不斷學習的標題。
8 J9 ?7 g3 O! [6 R/ z3 s8 ^2 p& Y& t1 D6 L8 J, y
你認為你現在做IC LAYOUT是一個高科技產業，如果你不學習，可能沒多久，你就是在做一個傳統產業的人，不用對岸的人來打擊你跟你競爭，這產業自動被歸類為傳統製造業。
5 z9 l8 g0 U R5 u: M* r' x
' N& \9 O( ~! V) q- n0 O: }5 v 你準備好了嗎？若你還沒準備好∼∼你要小心囉！！ 大家加油吧！！/ j8 I+ g: x' A3 h+ [: A4 T
5 O" v1 s: E: U# g/ k& d7 b5 b" m
7 n% K+ h/ e' v- ?* f7 c
參考文章：電子工程專輯『你要自己做65奈米晶片的線路佈局嗎？』 a d. z+ I; z* n7 C# A) C( ~9 U
網址： http://www.eettaiwan.com/ART_8800408873_480102.HTM
8 [0 r+ s& j" f& b
/ n3 H1 J5 D9 E8 c; _3 h) I[ 本帖最後由 sjhor 於 2007-4-16 04:03 PM 編輯 ] |
評分
-
查看全部評分
|
IP卡
狗仔卡
發表於 2007-4-11 17:31:18
QQ好友和群
QQ空間
騰訊微博
騰訊朋友
收藏
分享
頂
踩
分享
提升卡
置頂卡
沉默卡
喧囂卡
變色卡
搶沙發
千斤頂
顯身卡
發表於 2007-4-16 09:36:17
樓主