怎麼降低輸出電壓!!

b0bma

下圖是小弟的OPA架構
要怎樣調整可以降低我的輸出電壓到1.6V
  L! }# H5 G! @不管我怎麼調輸出電壓都在2.3V!!
請各位前輩幫幫忙!

jimwang94306

又沒有W/L, 又沒有Supply Voltage, 又沒有SPICE deck. 隨隨便便丟一張圖, 你是教人家如何幫你?

b0bma

不好意思!!忘了補上，以下是我的CODE
====================================
5 @+ E& b1 m3 ~' L% NMP1   1         1       vdd   vdd  pch  W=2u  L=1u m=18
MP2   2         1       vdd   vdd  pch  W=2u  L=1u m=18
MP3   3         vin+   2      vdd  pch  W=2u  L=1u m=9
4 f1 J2 k- r9 Y% c5 n& bMP4   4         vin-    2      vdd  pch  W=2u  L=1u m=9
MP5   5         7       vdd   vdd  pch  W=2u  L=1u m=8
! S9 P. s0 O6 E9 Z! [4 y! T% F6 t) ^MP6   6         7       vdd   vdd  pch  W=2u  L=1u m=8
MP7   7         vb1     5    vdd  pch  W=2u  L=1u m=9
MP8   vout    vb1     6    vdd  pch  W=2u  L=1u m=9
MN9   7        vb2     3     gnd  nch  W=2u  L=1u m=3
/ P  {- e: `" d9 _% {. v; |% \4 U/ ?MN10  vout  vb2     4     gnd  nch  W=2u  L=1u m=3
- s/ A9 y7 Z9 L5 E8 ?: J9 B! d' XMN11  8       8       gnd   gnd  nch  W=2u  L=1u m=6
MN12  9       8       gnd   gnd  nch  W=2u  L=1u m=6
MN13  3       8       gnd   gnd  nch  W=2u  L=1u m=6
MN14  4       8       gnd   gnd  nch  W=2u  L=1u m=6
) U- d& p1 Z3 L8 X; @% g7 gMN15  5       vin+   9      gnd  nch  W=2u  L=1u m=3
MN16  6       vin-    9      gnd  nch  W=2u  L=1u m=3
. s2 j" @) O7 ?0 u& g7 rMP17  8       1       vdd   vdd  pch  W=2u  L=1u m=18
*****************************************************
! H4 A# {2 ?) y  r  H  r% e/ giref  1     gnd  20uA
cload        vout        gnd         10pf       
vdd  vdd  gnd  3.3v
vin+  vin+  gnd  dc 1.5 ac 1v
! Z, x% X) ^) b7 j" ^vin-  vin-  gnd  dc 1.5
4 {" u- `% M6 M3 Zvb1   vb1   gnd  dc 1.8v
8 h. J- c/ R! K. ?. k% rvb2   vb2   gnd  dc 1.5v

這張是包含線路的編號
' _5 j# ~' ?4 X' Q- ]上次弄得不好請多包涵，還有甚麼不足的請見諒!!

finster

1. check一下你OP Amp的Gain,你的Gain值應該很低
+ D+ ?$ e1 M  B6 U2. 你的Vb1 & Vb2建議用cascode bias circuit來產生,而不是直接給一個定電壓值
3. 請確認一下你各個device的偏壓點以及各個path的電流值,從你的netlist來看,M5~M10 & M13~M14的size的比率值不對
4. 一個好的OP Amp,它的W/L不會都是同一個值,而是跟它的bias voltage circuit有一些比率值,同時所有的device都在saturation region

b0bma

感謝finster大大的意見!
我再去試試看~

fendy.chen

transistors的w/l 可不是随便定个值就可以的。
8 p3 C" e. ]' C2 O- K/ N其实在Razav和很多书中都有提到：Vdsat=200mv是一个比较合适的值（For 5V devices）
然后还需要考虑mismatch带来的影响。
至于Opamp的refer input mismatch，Razav的书中也有介绍、推导。
( H, x% x" J9 x- {- |8 s7 U! o学会去设计每颗transistor的size，是需要花一定时间去感受的。
举个简单的例子：
current mirror，两个transistors的size都为5/5
* i  x' e( H- `, K2 J1 ?& ~1. size改为4/4，is't ok?
5 v# |/ d  o* V+ c( z% _  f2. size改为3/3, ok?
3. size改为1/1, ok?
, b8 N) d7 _; E4. size改为0.5/0.5, ok?
/ C9 d: b! U+ \9 L5. size改为0.35/0.35, ok?
其实，current mirror看似简单，其实当你需要去design它时，发现，居然不知道该从哪里下手！
如何确定size，design时需要考虑哪些ciritical keys，该向process索取哪些doc等等。
我周围环境很差，加入您能进入不错的公司。
8 Z/ q  A. g+ r4 n; n进步是非常快的。
GL!