|
最近看見一則新聞,台積電開始導入45奈米製程,不由得讓我想起前陣子看到的一篇文章,90奈米以下製程LAYOUT人員需求度將越來越低。
( K5 _, I- i9 W
$ T |7 [6 _3 H. n 晶片產業已經有好幾十年了,如果我們回顧廿年前的LAYOUT圖,我們會想∼∼∼他的手法為什會這麼粗劣。那十年後的人看我們現在,會不會想:2007年那時的人為啥那麼笨,做IC還要找人製圖。那時會不會是∼RD設計完,丟進軟體∼∼LAYOUT自動跑出來了,那如果真的發生∼∼∼LAYOUT人員可能就不需要了。
: I! u; ]: s5 [# S( T! x8 q6 B& }2 ~- r6 Z. x& ?: T1 [( z3 q
你說這是不可能發生的,那∼∼∼十五年前的人會想的到今天45奈米產品真的能實現嗎。台積電做45奈米,那美國一流實驗室中會不會正在做更小的製程,還是說其實更小製程已經實現,只是因為成本不符無法商業化,我曾經在好像牛頓雜誌看過1奈米製程文章,好像是用『碳管』來做的。8 i N9 a; V: z% q- D" L$ ]
" F1 s% G9 W0 y7 t- L$ Z4 O# s
在我還在思維我未來會不會馬上失業,我就看到最下面連結網址那篇文章,他的標題叫做『你要自己做65奈米晶片的線路佈局嗎?』。
$ w% s5 w& l6 d* H) k X# L) i+ O7 B
我截錄一段下這篇文章內容:『大部份人認為,65奈米節點晶片設計只不過是對洩漏電流、多變性、訊號整合問題投以更多的關注。真正的變化可能是,隨著客戶自有工具 (COT)設計流程模式面臨挑戰,IC設計業者重回客製化晶片(ASIC)設計流程模式時代,做線路佈局(IC layout)設計的工程師可能更少。.............65奈米設計技術上雖比預期容易,卻因主要使用者停止線路佈局,可能促使半導體產業出現新的變化。他還認為,90奈米已出現此種趨勢,主要是因為可製造性設計(DFM)在90奈米以下遭遇挫敗。對於公開客戶必須因應這些DFM問題的製程模型與資訊,晶圓廠也備感猶疑。............』, n# V! `6 S$ n2 o
+ f, C1 E1 E6 O% c+ V' x H
你如果是一個LAYOUT工程師,你看到這篇文章你會背部一股寒意上升嗎??& h7 K! s9 Y" ^
7 r) I7 M+ |: P" f T 我們討論版有一個標題是在討論十項全能的佈局工程師,在我的角度看來,這不是一個衡量自己能力的標題,而是一個在警惕自己要不斷學習的標題。. n, B+ @( B4 W9 h! l
/ c8 n. w) R2 s4 u! X: E5 u- j: F
你認為你現在做IC LAYOUT是一個高科技產業,如果你不學習,可能沒多久,你就是在做一個傳統產業的人,不用對岸的人來打擊你跟你競爭,這產業自動被歸類為傳統製造業。
0 d0 v5 b8 g/ R' Z. ?: }$ n+ F
- W3 O& m- _$ X- n# x* o7 J. d2 Q# G 你準備好了嗎?若你還沒準備好∼∼你要小心囉!! 大家加油吧!!
) j3 \: d( {: \
E3 ^$ p' N6 q6 P" h. Q! }2 K3 g0 g: k+ U6 w
參考文章:電子工程專輯『你要自己做65奈米晶片的線路佈局嗎?』
5 F: q) _/ v1 `# ^2 @, w( D網址: http://www.eettaiwan.com/ART_8800408873_480102.HTM1 h, z" ?1 J* U9 W7 W1 E
, l/ \: p& v) R5 J+ U+ I: M% Z, O[ 本帖最後由 sjhor 於 2007-4-16 04:03 PM 編輯 ] |
評分
-
查看全部評分
|