|
我在layout培訓課程授課內容會提到
4 `7 K+ \' L1 R; A9 Q
! g2 W- t( j7 W驗證DRC,LVS,ERC等等,不可以輕易的作option mode changed.
+ t5 E9 n$ ]1 w7 F& c5 \% ]) V( Q除非你是非常清楚option mode changed 對電路與晶片的影響。) g; \* A( i0 S: {, C. n2 y
否則只是為了pass DRC,LVS,ERC check 就擅自修改option code,很可能會帶來嚴重性的良率問題甚至引起noise and latch-up或是failed9 K; M P3 G# F0 L$ e. P) O1 z" p
特別是和電氣特性有關的ERC,layout的幾何圖形是一種電學的呈現,端點電位飄移就會嚴重影響電路模擬的正確性。如body-effect, Vth 飄移, switch point.......
8 }% S v6 u" D+ n1 z) B8 _5 j. m( f0 G, G9 c2 A1 F
佈局工程師必須要解製程技術與電路設計原理,然後再多了解驗證工具的command file使用指令與寫法,才能做出決定。再未充實能力或是沒有把握,請向主管回報,由主管決定。 |
|