10 Chipcoin
有沒人有類似這個的疑問?) U, ^1 H }$ k2 {! v- g' D
Can someone tell what are the different EDA tools that exists?
4 I- _0 e2 k1 F) [7 ]$ T
$ i6 M7 Q: Q' F1 E 本版這些主題(投票、討論)你都看過了嗎?9 W$ a6 q. R& \& p0 w( s
% P& m( A. J4 h' d; p2 b' K EDA戰雲密佈!RD戰力分析? , O! t$ R, u# w1 ~* S% G
實現65 nm設計需要購買哪些DFM工具?
A) Z' z3 b6 |( A: d. m# U+ W# C3 b DFT 使用工具調查 DFM 工具戰力分析 ; {( `% [; y3 ^" E0 i% `
Cadence軟體工具介紹 Synopsys軟體工具簡介
& |* m2 M: B- e. V5 k3 d! e 預測2007年十大熱門EDA議題 # M' x2 y, ~6 c
0 b i2 u! h- M$ C/ [3 B0 ?( D: _" K EDA Innovation through Merger and Acquisitions
' s, [% j5 c1 u8 u
9 V# ]3 X- [! U$ m
9 Z9 _- }# g b' M7 H: v. O) v8 o! q, e 9 B/ D7 M- i5 y6 o q' }
但是這樣就算瞭解 EDA產業的現況與未來了嗎? 如果還沒有?
) A- Q( h1 t8 ?4 o, U# q4 ~/ L e 也許參照 對本版討論有興趣者請進來交流 ,讓我們開始 從EDA的設計知識佈局起來(design & layout?) : ; V5 R8 s! F. _
; S3 G; m# Z: o' d 這個版是EDA愛好者、從業者的,請協助參與、跟貼討論:
# ]" o+ y- M9 ^8 w: S* z8 l
+ m: m' M; O5 n( j# x 1.知識主題:2007年的EDA相關技術知識、市場趨勢、設備應用...等,「該有的、有疑問的討論」有哪些?
! U' v. u0 }+ c0 p5 V! _9 D 2.版主人選:版主你有無推薦人選?目前版上積極的、有能力的好像不少?有發過言、投過票請來毛遂自薦!多多益善?
2 y4 o. C$ F7 w) m8 t 3.激勵方案:也許...
1 E8 t+ [9 f6 Z7 R5 R: I, M Leo :至於激勵方案, 我想至當然是需要的啦! 多些積分可以獲得一些"合作方案"上的優惠, 或是更進一步閱讀權限...可能都是不錯的想法...+ s2 f* @3 U, r* G" j
chip123 在沒有 APR 討論區 : 7 ]" K. m. n: K# Y: v- Y. t, h' `
Intended to provoke thoughtful discussion, the goal is to increase vendor/customer collaboration leading to more productive industry practices.
8 @. c, k, z, b% S, U2 E
7 \5 r1 P9 y! A, H$ [$ O6 V chip123先至少拋兩塊大磚出來:1.EDA tools到底該怎麼分類?2.每項分類又有多少家vendors?
! z, [- _- y4 d4 ?9 k' ]# k: ]7 s
1 m: x$ i5 a/ H8 S$ I( a' } EDA 電子設計自動化 6 l) b* g) T+ x% Z$ h( j+ r1 H
Ø ESL設計與模擬design & simulation
; q% z; B& q0 A- R Ø RTLsimulation W7 W2 d; C* q4 e& X* k
Ø 邏輯合成 Logic synthesis - k+ V+ v8 P3 w+ ]) }6 |
Ø IC 實現 (Implementation)
5 l1 I- i! d4 V! @2 { Ø 定製佈局和佈線 Custom layout - T! F7 \% r/ v& e
Ø 設計規則校驗 Design Rule check
- T9 j% J; ` q; ~ Ø 解析度增強 (RET) 技術 2 a. k' @5 s% e, S# Y) V4 I( p0 \
Ø PCB 版圖工具 layout tool
6 h9 [% e6 a Q P Ø FPGA 整合 / z+ s- Z Q4 M" c
0 Q6 `* c$ _! U n7 v( Y
EDA Tools 的次分類 5 q% `; l6 r1 Y% I
# Y; _! m+ x4 h$ s7 ]# y7 U RF Simulator ( Xpedion ) 0 {" |7 \7 T2 n0 t; e0 Q( Y3 g( J) D
Transistor-Level Debug System ( Sandwork ) 6 E Y6 Z7 I+ a2 d5 I0 w5 p
Project & IP Management ( Synchronicity ) ! L$ q: I- a9 c6 j2 y, ]* J
HDL Simulator and Designer Series ( Mentor )
, x6 b3 H Y2 S; L2 \0 i' B Characterization ( Magma's Silicon Correlation Division ) , c* L( N, {$ a5 y* [# R
PCB Layout & Signal Integrity ( Mentor ) " \& m3 c1 t" }% C: V8 N
Physical Synthesis and Prototyping System ( Sierra Design ) 7 n8 L3 C* L- s) R, b) K
Automatic Constraints Generation ( FishTail )
0 {5 Z6 g) c3 v7 S Verification and Emulation ( EVE )
5 D. {; ]9 y% l0 _! s Power Analysis ( Sequence )
! o8 [ c8 ] P Integration of OrCAD & PADS PowerPCB ( Precience )
) }: P: d' M: ] Component Obsolescence & Supplier Management ( Precience )
1 B7 o1 }$ r/ N: _ PCB CAM ( WISE Software ) + V* I6 k6 @0 Z7 J+ |+ v; t1 l
2 L2 E w+ G/ U
EDA環構服務
, K i5 D0 S$ G3 \; n6 k/ n: `2 [ http://www.nspark.org.tw/nspark/EdaServiceAction.do - [% i; T" h6 k" Z% N( W: ^5 P
我來回答