|
我在layout培訓課程授課內容會提到0 V8 t. G+ h' y* v# u u
' ^/ u; ~+ W7 g4 p' }5 o: K2 k
驗證DRC,LVS,ERC等等,不可以輕易的作option mode changed.
( d& _2 d& g, i8 v1 @除非你是非常清楚option mode changed 對電路與晶片的影響。
9 S2 e/ ^- s$ d6 ?$ k否則只是為了pass DRC,LVS,ERC check 就擅自修改option code,很可能會帶來嚴重性的良率問題甚至引起noise and latch-up或是failed8 u$ w8 ]6 Q5 a9 b3 A- X
特別是和電氣特性有關的ERC,layout的幾何圖形是一種電學的呈現,端點電位飄移就會嚴重影響電路模擬的正確性。如body-effect, Vth 飄移, switch point.......
) C0 R+ I6 y& g% ~: t/ }) e" u
5 f8 }4 F" w% v" V0 x+ \. Q6 L" C" O佈局工程師必須要解製程技術與電路設計原理,然後再多了解驗證工具的command file使用指令與寫法,才能做出決定。再未充實能力或是沒有把握,請向主管回報,由主管決定。 |
|