2010 CIC比賽之後 想知道正確的電容畫法

lunarsama

3月24號的CIC比賽佈局圖沒做出來 原因就是電容不會畫=.=
, Z3 v  M* M: u$ E# q9 s然後趕快去翻書番講義 好不容易搞出一個電容 跑LVS有跑出誤差蠻大電容值 重點是電容短路了 結果辛苦八小時泡湯了
所以想請教各位先進 正確的電容該如何畫
( X# L5 K; T" e% B$ n+ x8 p話說去年我還特別去CIC上課 老師還說:唉呀電容用叫的就好啦 幹嘛怎麼辛苦的畫......  今年卻考電容
! b2 ?9 l. W1 I6 X0 ?! \% ]& ]
. K% V6 c( w5 N" f' k+ Q我附上我最後的布局圖 請各位多指教

bernie820

當然可以當電容呀...
+ E/ `! L2 V9 Y6 K8 L7 W在cadence上你也是要畫mos 等效的電容而不是叫出一顆平行板電容
, \  a4 x9 o  l: H* Q& x否則lvs決對過不了!!(電腦是很笨的)
不過基本上都是在數位積體電路上來"等效"一顆電容(類比也是可以啦)
因為一顆電容就可以遠大於你所有邏輯電路的面積
9 d( f% ^% W9 Y1 o不過我沒看到電路
4 P5 ?/ o: O. ]( i: V所以沒辦法做結論判斷(是類比電路還是數位電路?^^a)
; c4 l$ e1 [7 Z% @9 m7 x
1 h0 s: S+ O, L. E; N若你用平行板的電容外圍要加保護環!!

8 t( n! T8 V6 r# f5 [. ?4 g我看了一下圖示那應該就是說用金屬層(M)兩層
金屬層四邊要去角避免電荷積聚
然後想像一下電容的樣子
一定會有接點接出去
所以或用via 或contact接出去
, N7 Q# I' J1 ^' F; y. W3 L但最大問題一定是w/l 要去算一下

- r$ ?( b$ L4 n  @/ l/ e你可以先試著畫電容然後lvs去跑值lvs會顯示你layout時的c值
通常會有一些些些誤差!(很難完全準)
- O: n* i9 W! D# P9 _+ e$ z; K
% n3 O1 t: L" ~- \7 e0 Y9 j打的好累= =zzz
多去網路上看看吧~
製程文件也一定有教

motofatfat

電容有幾種 簡單來說 2P , 2M ,  2M+MIM , MOS 電容  其他

爬一下文 應該有相關資料
! B0 U+ o8 [- B$ c
- n3 f8 [! }' K- X; ?9 B面積 X 參數值 = 電容值  (參數值 通常design rule 有)

lunarsama

我看CIC給的講義是講2M+CTM
所以我就照講義上畫 DRC還說M5要離CTM 0.6u 所以畫成這樣
* N" K' N, y% z% v, L% K0 o- o: @2 j可是LVS卻說這電容短路..所以我不知道我少哪些東西
0 H. K9 m0 k, ~2 A* @0 _# L: B這是RULE給的電容值算法
0 F( p0 \2 H- W- lCa = 1e-3         // F/M^2
Cf = 7.5e-11      // F/M
; h; ?; [! d, R/ C; pC = Ca * area(CMMC) + Cf * perimeter_inside(CMMC, SEC_LAST_MET_C)
" l5 F4 \, e6 {8 B" w: S* U
論壇大部分有用的文章都有設定閱讀權限 我想看也看不到 所以直接發問比較快..

bernie820

請問你是大學部f組(可程式規劃@@?忘了)的吧!

我大概有看過題目但我不是參賽者!
& q  M! @; I7 r
$ z0 V1 u% Y5 Y電容不一定要用類比式的電容(也就是大大方方一顆的兩層金屬板)
2 L& d% \2 Y8 |9 i! y
' @% q; n' m" a1 w0 i' k- Q7 o數位積體電路可以用mos來等效一顆電容

也就是將s和d極短路而g極連接出去
* ]$ I: L" M" ]0 x
這樣一來就可利用中間的氧化層和mos的w/l 組成一個電容
' D$ E$ j6 A) }
w/l就是決定您氧化層那一段的面積也就是大約等效出您的電容值
) l! @6 M$ M. c
不過您還是要實際去跑一下模擬!必竟不同材值會造成不同的結果!!

. o8 K. \7 h2 q, \  p0 g! e3 z& }當然~mos也可以等效成電組^^

lunarsama

我是大學類全客戶設計組
看到樓上的回答 馬上遠端到學校LAY
畫好發現我Netlist要怎麼指那個MOS是電容
' x  E! l% U/ W) f2 E8 q5 d. W* q然後看一下LVS的RULE只有一行定義電容名字
* ~* G& n( \' A. S/ G1 }* F8 sc. MIM Capacitor :
7 ]! A; q' B6 k, P  . Metal5 Mixed Mode MMC Capacitor (MIMCAPS_MM)
就沒了
% E+ q3 A% U+ a, E  `6 g7 D所以好像沒辦法把MOS當電容
6 m/ J& w8 n; `4 p7 n( Q9 C順便附上我看講義上的電容畫法是否正確
* y2 u3 B; T8 e( L$ N* E

lunarsama

$ k* y& |; @" @" E* b
清明連假的結束之時 終於把2010試題給完成了 總算對老師有交代了
星期天凌晨兩點LAY到一半 學校伺服器當掉畫面卡死 感覺叫我趕快睡覺
星期一下午伺服器重啟之後 第一次把電容無錯LAY好 只是電容值誤差蠻大的
索性做一個試算表好了 也比較好找電容值
5 D5 j+ h" U" A做好電容之後發現該怎麼接到電路裡 就直接挖個洞拉出來接了 也不知道是不是正確的接法
反正DRC/LVS過就好啦
7 g( z# f* r9 k3 I! T1 F- Z樓上大大有教用MOS當電容 雖然讓我豁然開朗 我還是不知道怎麼用
cadence該用甚麼零件當MOS電容 像laker裡MIM叫[MIMCAPS]來指定她是電容
! @/ l$ ^6 o1 _1 w. L+ \MOS電容就不知道叫甚麼了  可以在詳細講解一下 讓我有個方向

3 s! t0 S! j: K不會畫CIC的MIM電容可以參考看看吧 電容大小:8.1ff電容 沒辦法整數

最後佈局圖 只是覺得電容接出來感覺怪怪的 可以有人告訴我是否正確

( _, F2 u7 k& `$ K順便把CIC電容表貼出來吧 看有沒有要吧
3 Z3 Z8 T+ l0 w' ?/ z5 E) C

bernie820

一起多研究吧^___^
+ B+ g2 z, I# K' @, E, m
1 }/ k* e) A1 p不過看你得電路畫法

! G* ~' T# p( j2 e* [感覺像是數位電路
; L9 |, L" S+ F5 l; H$ j( h8 J
p在上n在下

5 L  j8 v6 s: T1 J呵!

yuany

都说是电容啦。。那也得看上去像电容啊
9 j/ g2 c. j' U6 O* X) j( f! G) |画两个大的MOS管就好啦 fingers＝2
' b1 O4 }7 P. d4 ^比你那样好看多了
, x' J+ p$ R7 `+ U# f( q! B

lunarsama

我有去問碩士的學長
他說今年CIC的design rule 只有MIM的電容規則裡
$ z; n' b" F: {/ h/ d: @1 C; s其他種類電容都沒在design rule裡面
# V1 |9 u/ H- N- K# l8 S5 ^& M所以其他方法都無法通過驗證

bernie820

嗯...Metal-Insulator-Metal喔
那就很有可能!!!
' t/ C7 {$ z; B) @( z& r
你說的design rule 過不了
+ c' T" D/ G6 G& S2 O我想你是說在cadence 中是用MIM電容
但佈局卻是用MOS等效電容
, g/ o, x4 T5 A: y  q
3 r1 O; I1 H* r* Q$ d! G這樣是一定沒辦法過的!!

/ n% l0 H/ n; X: j6 U* F/ C) x但是...如果在cadence中就用mos等效電容
那這樣還是可以過的!!

chriskomh

類比元件的電容好像很難畫....
: [" K0 I! A) `7 |- Z; H那個老師說用叫的...是要怎麼叫阿...
該不會是叫一個NMOS或PMOS
* v* U. e6 p% {, @1 b然後再把S端D端相接
, P$ F2 j& T3 G, J) m/ N在去算他的L、W、Cox?

egg

回復 3# lunarsama

/ M6 w( ?$ B6 y. Q+ d7 V
    請問您這次比賽所使用的process是...
如果可能的話可以寄LVS command file給我
我幫您看看是哪邊出問題