PLL的phase noise對於TX與RX的問題？

gyamwoo

各位好，我想問一下當本地振盪器的pll，其phase noise的好壞
對於TX端有任何的影響嗎？

# [+ Q# j9 s+ y; ~因為我看書上的舉例都是RX中，干擾信號與接收的信號被mixer

; d, C( k* t$ c; e: m- \混波之後，由於干擾信號太強而pll的phase noise又太差以致

! s; `' X! P* G5 v! U' _- Msnr不足。

. C; d' @. P& Z' E( F( ?所以開頭講的，pll的phase noise對於TX端有規格的限制嗎？

finster

有的,只是要看產品規格屬性有無定義
( K6 e7 e4 p( R9 K3 x$ j其中,最主要的乃是eye diagram的定義
2 x: o. N, @0 ~' }6 `- Y像SATA, or USB就有明確定義TX的eye diagram要在多少之內
) `* ]1 x$ D$ `4 l& N$ t9 Z7 e- o而有些TX就沒有定義,如Mini-LVDS TX,它就沒有定義其eye diagram
因為TX是藉由PLL來傳送data輸出,故而有些產品是藉由eye diagram來間接定義出PLL的jitter要在多少的規格之內

gyamwoo

有的,只是要看產品規格屬性有無定義
4 W9 Y7 f  v2 b- }其中,最主要的乃是eye diagram的定義
# a1 N2 F$ H- A/ E像SATA, or USB就有明確定義TX的 ...
2 T. y6 y% _" Ufinster 發表於 2009-11-26 09:26 PM

聽版主你這麼說，我是可以藉由欲接受我方TX的RX端之規格，去推算TX端的合理範圍囉？
因為規格上沒有定義關於jitter方面的限制。
( V$ H. @. F) \4 L, A" g以下是對方rx的定義
總頻寬3MHz，子頻寬300kHz
Programmer / Controller Unit
. c7 a. g6 _$ U/ L: c3 {Receiver noise bandwidth 200 kHz
Antenna Gain Tx/Rx 　　　 2 dBi
6 N% @6 m5 M: T/ g, M6 LPower Into Antenna 　　　-22 dBm
' K0 t0 T+ H0 p' @1 M$ |; KTx Power 　　　　　　　　  -20 dBm EIRP
1 Y, L" g& M" @+ x' e" ?) v- tRequired SNR 　　　　　　 14 dB
Noise Floor 　　　　　　　  -101 dBm
0 D" J& Q  i1 cAmbient noise at receiver input  20 dB above kTB
# Q% N- O6 ?# D. X* V, y* wReceiver noise figure         4 dB
跟傳輸上的耗損
, p9 a: {9 T4 l( P+ S( w: J* uTransmission Losses
Free space loss at 2 meters 30.5 dB
- q! L. t6 B& K, {Fade margin (with diversity) 10 dB
Excess loss (polarisation, etc.) 15 dB
4 d# K" N# O0 O/ [+ s% KBuilding penetration loss 20 dB

c2467

謝謝大大的分享~知識因分享而壯大！

jojoboy666

這真是一個實用的問題ㄚ！感謝您的分享~~

oric

版主說的有道理~
$ x) R# [8 w/ F" ^TX的部份確實比較care eye-diagram的好壞
ex: rise/fall time, jitter
6 l- y8 Z, l* t# B6 E知識因分享而壯大！

macrohan

PLL noise  在TX方面主要有spectrum emission 决定。如果在FDD系统中，PLL noise 会对TX leakage to RX band 有很大的贡献。