Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 4153|回復: 9
打印 上一主題 下一主題

[問題求助] PLL的CP問題

[複製鏈接]
跳轉到指定樓層
1#
發表於 2009-10-6 20:09:15 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
想請教一下 關於charge pump的size設計2 m6 [, L1 n( k
* i% q; G0 `% Z! _
此圖由台大的paper看到
9 ?! r- W. L1 t2 W+ t
$ o2 Y' ]# |& @2 w0 Q' c問題12 B1 Y1 q  b0 d0 T# w. Q1 s
用pmos和 nmos來做up和dn的電晶體 3 A1 Y* E- D0 p: q" N  n2 L* a
以及在靠近輸出點多加的電晶體 為使輸出阻抗較高所以才加的 然後提高輸出阻抗嗎 ?
7 o* _0 n9 ^+ R& w! d
4 b! J: ?4 P4 w% h8 r+ F, ~9 q3 M問題2
1 T1 l2 a* H4 f* _! jMfbp下面的電晶體 以及Mfbn上面那顆的size 根據某些論文指出 ratio相差有4倍之多/ ~! g$ Y& q$ L" `
Mfbp下面那顆ratio是3.1左右 Mfbn上面那顆ratio是0.9, 這樣的設計不知原因為何@@
) m! H' ]5 `+ R2 X, ?而且以電流鏡架構來說 Mfbp的電流 應是下面那顆的一半 ?? 看到這樣的size 讓我好奇起來+ G5 L. j1 V  k: f( L* _

1 i# ]0 V% }9 x/ u麻煩大家幫忙了, 感激不盡~
  s: G) c0 k0 r% N1 V" M; M
' y# X- f9 T2 K! \% q# B[ 本帖最後由 faith2001 於 2009-10-6 08:12 PM 編輯 ]
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2009-10-7 12:42:58 | 只看該作者
第一個問題,在輸出端的串聯電晶體,是可以增加輸出阻抗
& J/ Z- ~) R2 h而我覺得更重要的應該是可以使up down的switch不直接
1 E0 l/ \9 \2 ?' M與輸出端相接,可避免switch的一些切換時的side effect
1 w; [: X; B1 q+ J/ C$ W比方說clock feedthrough,charge injection對輸出端* c: j0 X8 J$ D: b% N2 H
造成的影響,而產生jitter
+ P/ Z2 f2 \5 _: o0 d% C7 e, l# h5 y9 E) D, {9 z
第二個問題,我覺得這應跟N P MOS的mobility有關,為使up( u$ }3 B  v+ O1 r3 D1 y% t
和down的電流match所以要有這種ratio比兩倍應是一般的條件% x; ]- D: {" X8 u
但真正的比例應依照使用製程的兩種元件的mobility來設定
8 x$ _( v2 W8 L4 T# x- k; \7 p. Z- ~  b: T
以上是小弟的看法,如有不足或錯的地方,希望高手能給予補充
3#
發表於 2009-10-10 10:01:52 | 只看該作者
第一个问题,还有一个作用是电流镜更匹配!
4#
發表於 2009-10-10 10:15:29 | 只看該作者
第一個問題是因為current mirro所以必須用這兩顆mos% h# U- V# I. X3 B4 {! S8 K4 r
不過你說的也不是完全不正確, V4 c( X0 [7 I2 Y; r, J% A
因為sat區域的ro比較大 呈現出來的特性的確較抗noise
  F: V2 _, Q) Sswitch放在current mirro上下方為了為抗switching時所產生noise& P0 C$ l0 d; g7 a. t- N
為了對稱隔壁那條也擺了switch9 P8 _% @1 _( w$ [

6 A  Z. q# L( {) j4 \第二個問題必須要看前面current mirro流出來的電流
1 r! d) t+ b- F+ w! k3 h! u因為電流並不是由這兩顆mos所決定
* ?. J* t) H# R6 {7 w. {; Xsize比例不相同很可能的原因是為了ro的匹配
1 X5 w( o/ z/ @- J; M* ~, t2 `. [讓vo輸出端最後往上看的ro跟往下看的ro相同
5#
 樓主| 發表於 2009-11-10 19:01:29 | 只看該作者
回復 4# rice019
6#
 樓主| 發表於 2009-11-10 19:03:54 | 只看該作者
非常感謝各位的回答6 g( d% ~/ ]1 P/ t: A# u$ Y5 @$ R
那我大概懂了 ^^
; r9 Q- c" A& a難怪我看一些電路 大多都會那樣做
7#
 樓主| 發表於 2009-11-10 19:16:07 | 只看該作者
看過一些charge pump的電路之後
& d' e, |/ d- j$ o$ D6 D發現現在大多的作法就是使用電流鏡的架構
5 a& w4 V5 F4 q* \+ z+ `或者是使用電壓透過通道調變去控制電流大小% Q& b) a; j0 f* w$ Z: X. q& I* Z2 r
又或者是拉回授去控制通道 使上下電流更加匹配
+ U3 m( {4 G( D2 B, n& g! ]感覺已經做到一種極限啦? 作法都脫離不了這幾樣" P8 l# d8 [) K
再更多看到的 頂多是加顆單增益OPA   `  y  P. J: q+ Q6 p7 n4 U1 Z
又或者是boots的作法去改善電流匹配問題( [6 Q! j0 q" S2 t5 g1 K
是不是沒有什麼在做下去的空間呢???: Q) b6 ^1 @( W* Q! n! ]8 r( ?0 q
- v) R, n: d' V  s3 {- [: I9 W
不知道是不是我看的東西還不夠多
! S3 c$ Y( B. N5 {1 Q5 L總覺得關於這塊 大家都在做改善電流匹配問題
0 ?3 w  s1 V8 |或者是像劉深淵教授的方式
8 _& t' c% r  m1 @利用數位校驗方式去更精準控制電流 使其匹配程度更高
! }! ~1 `% @& f+ m; q* B大概是我越看越迷惑了...   ]8 F; c3 N3 a: y' f
希望對這塊有點興趣的人 我們可以來討論看看 : ) 謝謝。
8#
發表於 2009-11-14 20:40:31 | 只看該作者
感覺還是很難有點不懂
1 W5 u+ h- ]3 g1 x: n看來還要多看看點書
" @/ r8 Q7 }3 B) N8 Y- x不過也學到了一些東西
9#
發表於 2009-11-17 11:18:05 | 只看該作者
采用运放去钳制两者匹配会更好一些
10#
發表於 2009-11-24 14:57:45 | 只看該作者
有關PLL電路還在學習當中,多看看一些大家的想法~~~~謝謝大大分享~~~~
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-5-30 02:16 AM , Processed in 0.124515 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表