|
第一個問題,在輸出端的串聯電晶體,是可以增加輸出阻抗
& J/ Z- ~) R2 h而我覺得更重要的應該是可以使up down的switch不直接
1 E0 l/ \9 \2 ?' M與輸出端相接,可避免switch的一些切換時的side effect
1 w; [: X; B1 q+ J/ C$ W比方說clock feedthrough,charge injection對輸出端* c: j0 X8 J$ D: b% N2 H
造成的影響,而產生jitter
+ P/ Z2 f2 \5 _: o0 d% C7 e, l# h5 y9 E) D, {9 z
第二個問題,我覺得這應跟N P MOS的mobility有關,為使up( u$ }3 B v+ O1 r3 D1 y% t
和down的電流match所以要有這種ratio比兩倍應是一般的條件% x; ]- D: {" X8 u
但真正的比例應依照使用製程的兩種元件的mobility來設定
8 x$ _( v2 W8 L4 T# x- k; \7 p. Z- ~ b: T
以上是小弟的看法,如有不足或錯的地方,希望高手能給予補充 |
|