Delta Sigma 問題

kuohsi

最近設計2-nd order Delta-Sigma ADC,已經Hspice階段，
但是最後FFT結果卻不如預期，noise floor很高，
7 o$ ?2 j& c/ z3 B, p) HBehavior model 可達到130dB
請問有什麼建議嗎?
6 v! x8 z2 u! f' f(OPA gain = 70dB, OSR=2048, BW=50Hz)
) v; k% \4 @" p# `, L! W3 J
[ 本帖最後由 kuohsi 於 2009-6-10 10:21 AM 編輯 ]

kokokiki

請問你的delta sigma是類比or數位端,
& r6 X0 H/ O0 w) n: h: yADC or DAC or digital delta sigma
若為類比,且為不連續,應該無法使用hspice算出noise floor,
- [3 s: b/ A8 P5 ^& Y$ I( b/ t若是數位輸出端,可以使用數位輸出來算.

kuohsi

我的是ADC modulator直接輸出, 也就是比較器的輸出直接做FFT
+ \% r/ J7 W/ q* F' ]. ?所以不知kokokiki大您說的這樣是類比還是數位輸出?
另外，noise floor 是我直接目測估算的。

kokokiki

sorry!,
你的結果應該數位輸出端的結果,
4 W! I: j# X& k- J, m0 L要利用noise cascade的公式算analog前端有供獻多少noise,但你的simulation op-gain-70dB 得-106dB看起來是不合理,
實際上可能更差,用hspice做simulation不可能將元件的noise計算進去,看起來你的simulation的結果只有opa的好壞影響結果.
如果改善opa應該可逼進其理想的結果,但其元件的noise並沒有計算進入,會導致其結果會非常的差,所以delta-sigma的每級的gain-plan關係到noise-plan,所以在整個理論設計就要實際去考量device-noise的存在.

kuohsi

謝謝kokokiki大：
/ T7 ], J+ B! g  _另外問一下switched-capacitor電路，
& E# o9 D2 S8 ]# `1 e要如何改善charge injection, clock feed-through等問題，
; ?7 F. T9 i/ I! R. E- D  u9 V8 t  S2 Z( h9 w書上只寫用non-overlap的clock改善，
& I! O1 n# ~5 X( ]0 L( f5 B2 V但還有其他方法嗎?

lynker

差分結構會改善charge injection，clock feed-through
再就是下極板採樣+non-overlap clock
另外注意採樣電容所帶來的熱雜訊
8 J, g1 v: n( L+ w+ {若是用作電能計量應注意1/f雜訊的抑制

kokokiki

使用full-differential的架構並注意layout的對稱,將switch的ron及雜散電容調小及加dummy mos,可以改善charge injection,
clock feed-through可以使用non-overlap的clock改善或2-phase clok也可改善.

kuohsi

請問kokokiki ,將switch的ron及雜散電容調小
) c) R" w2 Q' \$ W. G是加大開關的寬度嗎?
% q- p- l8 o# h$ T* t" l/ [可是WIDTH加大ron降低，但是雜散電容要如何降低?
感謝

kokokiki

對Y,mos W上升,雜散電容也上升,但是有方法,那就是要你看對mos基礎的了解,
3 ]; w2 [" z3 x9 G( ]- W解法有很多....

chungming

hspice transient analysis 無法將noise加入考量
$ ]( V' Q& s8 E0 u4 ahspice 的.noise analysis也沒辦法做有switch period的分析 (況且很多fundry 並未將noise parameter 'AF & KF' 加入model card 中)
除非使用cadence spectreRF 的PSS + PAD analysis 那又是很麻煩的事了....
通常分析noise方式都是大致用input的cap 去計算thermal noise ~  KT/C  
0 |' Y5 d2 x4 m; r! D( _% xcharge injection是用nonoverlap 去解決阿.  有什麼問題嗎?還是你感覺這方式有缺陷嗎?

noise floor 計算可以用你的數位訊號取psd  再積分頻率範圍得到power值  取10log才是你真正的noise floor值
$ e7 a$ P) G% Z. P  K# V當然還要注意psd是single side band還是double side band,  spectre 是double side band 所以積分完的power還要多乘2
/ E' Y0 s0 d3 L4 v; N算psd也是有技巧的,http://www.scribd.com/doc/2414951/ADC-Testing-Methods
0 b$ s+ D- @: |' X" U9 G以前碩班有用過,有無遵循訊號和clock間的規則會導致結果好壞差相當多
不過看你的noise floor並不會很差阿.......我以前做的2階也跟你差不多勒.......

transient 鎖模擬出的noise floor會高 主要原因是在各級sampling integrator的settling behavior上
舉例來說你要sampling的訊號是否在sampling clock結束前就setting好, 這和op的unit gain bandwidth有關.
$ l6 i5 Y4 z8 R5 O9 b! thold clock是否是你要的電壓值, 這和op的gain有關, op的output swing有無nonlinearity 等等 ....這方面有很多paper可以參考囉.
介紹你一個相當不錯的工具:
" y1 y# Q) i8 s, ^# r$ d$ ], C  t5 o6 Chttp://www.mathworks.com/matlabcentral/fileexchange/7589

0 a3 V8 ?: s4 Z( }  `不錯的書:
* P1 n- `4 ^5 X0 q% V7 ^8 hhttp://www.amazon.com/Low-Voltag ... ref=pd_bxgy_b_img_a
8 O$ b5 R7 M7 k% n+ Rhttp://www.amazon.com/Delta-Sigm ... ref=pd_bxgy_b_img_a
http://www.amazon.com/High-Perfo ... ref=ntt_at_ep_dpi_1

kuohsi

感謝各位高手的回答，感激不盡
( N7 \+ p' ?5 A* K
" l4 x7 g9 y6 c9 D; {/ c4 S想再問一個問題，
為何我輸入交流信號給delta-sigma ADC
看頻譜時諧波(HD3)很大，
. b8 d6 A( t& f9 s( D是因為OPA non-liearity的關係嗎?

cking0720

原PO的圖，正確嗎?
我會提這個問題是因為:
你的bandwidth 50 Hz
請問你下.tran 跑多久?  這模擬應該會跑很久，而且檔案會很大唷
由你的圖看起來沒有noise shaping
! g# x1 N2 S6 r% J- K& f' @
; I' O& q2 R, a然後 我覺得noise floor看起來怪怪的， 接近10Hz 是你的輸入訊號嗎?
* x  J0 G2 v6 {9 }  s3 j* p還是說 那是FFT造成的，  如果那不是訊號， 看noise 並沒有意義
: n: ^7 N& Q& a3 _: \

這是我淺見~剛好最近也在STUDY這

chungming

看頻譜時諧波(HD3)很大
是因為OPA non-liearity的關係嗎?
  c4 K6 w) p) j0 V6 i9 z    有可能吧 ~ !
4 N$ U# k. }; h% B. q
, B! Y2 Z, J: ]由你的圖看起來沒有noise shaping
" H, K+ r6 L% L  K$ P+ l' U    應該是看的頻寬不夠吧, 不是log scale喔

然後 我覺得noise floor看起來怪怪的， 接近10Hz 是你的輸入訊號嗎?
3 `" y" z  @( w( W7 U3 K- p9 `7 k4 }還是說 那是FFT造成的，  如果那不是訊號， 看noise 並沒有意義
% [( q6 i1 K, O& u4 ~    低頻有可能是DC的平均訊號,傅立葉展開不是都有各DC項嗎?
    我也認同大大說的,沒有訊號只看noise是沒意義的,因為又看不到SNR or SNDR

kuohsi

各位高手好，我的輸入是DC值，使用的window=black時，表現的信號有3點，
; _: {+ ^, N/ C+ {所以10HZ附近(前3點)為信號頻率，
; q) @0 Q0 N1 W) l5 r- s這個圖有noise shapping，我的fs=200kHz, BW=50Hz
8 m( Z8 n8 ~; }3 G1 L$ B: x* g所以我把範圍拉到幾百Hz, 導致看起來好像沒有noise shapping！
/ V* b/ Q, B. `; r6 j4 K* u+ D
8 `5 \9 c1 {  ^8 T) z; L( S2 r最近大概知道問題點，但還是不能很肯定，
應該是switched-capacitor電路的開關大小的問題，
我把開關大小調小降低charge injection,效果有好一點，但還是不夠，
. m) C) l6 T" M' @& O請問大家SC電路的開關，設計時有什麼需要注意的嗎?