7段顯示器用when else 寫法

gto10620

剛學FPGA/CPLD 現在學VHDL寫出7段顯示器。
entity sedg7 is
    Port ( S : in  STD_LOGIC_VECTOR (3 downto 0);
& a9 [1 V  j4 W% l2 R5 \           Y : out  STD_LOGIC_VECTOR (7 downto 0);
# z" M+ ^0 F( _  d7 K  D, L           a,b,c,d,e,f,g,p : out  STD_LOGIC);
' z1 _# j8 Y1 n( g5 a5 ~3 ~end sedg7;
$ T! p& x( J) {% y
architecture Behavioral of sedg7 is

begin
        Y<=        "00000011" when S= "0000" else               
. h# D  P  x9 c1 G7 t- n                        "10011111" when S= "0001" else       
7 D: S2 ~' K) m) x  p: I, x                        "00100101" when S= "0010" else       
6 O# f( L0 F6 B0 R9 y. Q# j( O% [                        "00001101" when S= "0011" else       
                        "10011001" when S= "0100" else       
5 t/ [0 o& @/ O1 Y                        "01001001" when S= "0101" else       
2 e& H4 G; o% x1 G- W                        "01000001" when S= "0110" else       
                        "00011011" when S= "0111" else       
4 G' @7 y* L- f% y8 |7 g$ E$ i8 l                        "00000001" when S= "1000" else       
                        "00001001" when S= "1001" else         
                        "00010001" when S= "1010" else       
' `/ B/ c( g8 d3 q                        "11000001" when S= "1011" else       
                        "01100011" when S= "1100" else       
                        "10000101" when S= "1101" else       
                        "01100001" when S= "1110" else       
                        "01110001" when others ;   
5 _% e4 P1 ~# M7 Z, ~- Q' H                       
; Q" p: ~5 E& y7 B2 v                        a:= Y(7);
8 S! J1 V, s$ e1 G                        b:= Y(6);
                        c:= Y(5);
% E' s2 l$ F0 E+ n                        d:= Y(4);
                        e:= Y(3);
( Y% g  f& s3 ?# E" \' H8 j% d- m0 Z6 `( _# n                        f:= Y(2);
                        g:= Y(1);
                        p:= Y(0);
                SEL0<= '0';
% r: z, |. C' W5 P8 B) }7 y; Jend Behavioral;
& s. w9 J+ |! |8 }& s
& m8 p; x* m6 EERROR:HDLParsers:164 - "D:/ypj2008/4e2afpga/sedg7/sedg7.vhd" Line 54. parse error, unexpected OTHERS
ERROR:HDLParsers:3312 - "D:/ypj2008/4e2afpga/sedg7/sedg7.vhd" Line 64. Undefined symbol 'SEL0'.
. }, }0 W1 D7 @3 C一直錯誤~"~ 實在搞不懂... 誰可以幫幫我呢? 感謝~

addn

您好
1.
Y : out  STD_LOGIC_VECTOR (7 downto 0);
$ u/ I; s$ R8 }3 u5 H# H4 W Y宣告為out 怎還可以指定給abcdefgp
5 C% @1 ?3 E& U: x7 u" l6 a
2.
a,b,c,d,e,f,g,p不能用":="要改成"<="
9 f" U" j9 m" w- ?5 j
  C! k6 o3 u: f2 }. N! g! G$ Q3.
SEL0沒宣告,怎會冒出SEL0<= '0';來呢

) y1 i! m) M" u' a* A" c[ 本帖最後由 addn 於 2008-5-8 09:30 AM 編輯 ]

airtiger

改成這樣就可以了

) b6 N  n8 S' l* D; q/ fentity segment_7 is
    Port ( S : in  STD_LOGIC_VECTOR (3 downto 0);
& X2 x7 T% U1 a/ D           Y : out  STD_LOGIC_VECTOR (7 downto 0));
" b; ]2 i- X- P4 eend segment_7;
: z  e; [) o, Y& ~
architecture Behavioral of segment_7 is

begin
; ~# U+ @) Y3 D4 \" @        Y<=        "00000011" when S= "0000" else               
9 j. S% a) B$ X3 Z& W; N0 ]) e                        "10011111" when S= "0001" else        
' o7 p2 w" S8 a& V/ o3 r                        "00100101" when S= "0010" else        
+ M' ^" Q1 s& o6 f$ c0 ^                        "00001101" when S= "0011" else        
                        "10011001" when S= "0100" else        
                        "01001001" when S= "0101" else        
1 U  q/ X2 n% [( @3 d+ b; t, M- z# l                        "01000001" when S= "0110" else        
                        "00011011" when S= "0111" else        
0 [& A6 \6 a" o3 m  Q! Y- o                        "00000001" when S= "1000" else        
! m# G3 P/ Y7 ?2 i9 V                        "00001001" when S= "1001" else         
1 L/ w9 G4 y  s/ `3 S& Q$ I6 J9 i! V, i                        "00010001" when S= "1010" else        
# z- h0 Y7 J0 ?2 x                        "11000001" when S= "1011" else        
                        "01100011" when S= "1100" else        
                        "10000101" when S= "1101" else        
                        "01100001" when S= "1110" else        
# S, Q5 q0 L0 l5 W' G) D0 ?                        "01110001";   
                        
end Behavioral;

gto10620

感謝囉!!後來我改成這樣
entity sedg7 is
    Port ( Enable : in  STD_LOGIC;
: R! X) G9 x) ^           X : in  STD_LOGIC_VECTOR (3 downto 0);
                          a,b,c,d,e,f,g,p : out STD_LOGIC;
                          SEL : OUT   STD_LOGIC_VECTOR (5 DOWNTO 0));
+ h. e: r+ {# [9 ?* g4 |; f                          
                          
: @0 P5 r: a0 {7 W" z' y( |
end sedg7;
1 y) o9 y% H) O  o) S- \# `
architecture Behavioral of sedg7 is
SIGNAL Y :  STD_LOGIC_VECTOR (7 downto 0);
8 x7 V" X% }; q3 a, m8 T- obegin
                Y<=                "11111111" WHEN Enable= '1' ELSE
                                        "00000011" WHEN X="0000" ELSE
                                        "10011111" WHEN X="0001" ELSE
                                        "00100101" WHEN X="0010" ELSE
3 w& W0 }& D3 j  w+ e( c                                        "00001101" WHEN X="0011" ELSE
                                        "10011001" WHEN X="0100" ELSE
                                        "01001001" WHEN X="0101" ELSE
                                        "01000001" WHEN X="0110" ELSE
                                        "00011011" WHEN X="0111" ELSE
# n9 r% m0 o# {8 g+ {* w                                        "00000001" WHEN X="1000" ELSE
" d* p0 H5 a1 h2 R* H5 I                                        "00001001" WHEN X="1001" ELSE
                                        "00010001" WHEN X="1010" ELSE
                                        "11000001" WHEN X="1011" ELSE
& A3 c* V$ Z6 @: |8 A1 T4 R; e                                        "01100011" WHEN X="1100" ELSE
$ `/ d, ]! j% y6 S4 z6 x                                        "10000101" WHEN X="1101" ELSE
                                        "01100001" WHEN X="1110" ELSE
                                        "01110001" ;
" c5 k2 e) [/ n& A/ N        a<= Y(7);
        b<= Y(6);
0 ]$ T  S# X6 j  a$ H4 }        c<= Y(5);
        d<= Y(4);
        e<= Y(3);
        f<= Y(2);
$ J8 D3 N2 |/ M9 G) w! Q3 R        g<= Y(1);
3 q: Y6 D  v4 o% m5 J        p<= Y(0);
- _6 w( ^" \; m+ @        SEL<= "111110" ;
  O- F+ E, U+ k; ~1 y2 qend Behavioral;