Verilog電路編碼的問題

i543421

各位版上大大好，最近在學習寫Verilog，學長拿下列兩個電路要我們用Verilog的Gate level去實現它，請問各位版大，有人知道要怎麼做比較好嗎？請給我一個方向，因為現在還不知道下面這兩種電路的實際電路是什麼，所以請各位教我如何用Verilog去寫。

3 E. A! }' f( A* X: v) j. _1)A 12-bit multiplier with radix-4 booth encoding and Wallace tree
2 G/ i6 O3 c! J$ N; F
2)A 16-bit Ladner-Fischer adder.

masonchung

應該先知道這兩種電路的實際架構 才能用 verilog coding 出來
9 B+ B  `) D2 K
[ 本帖最後由 masonchung 於 2009-1-7 08:34 PM 編輯 ]

johndoedie

先了解實際電路才有辦法實現
6 }" x2 ], z3 j+ w7 {2 ]
推薦以下兩本
3 K) }( T: z+ X2 E5 |& \+ r4 A- S
Computer Arithmetic: Algorithms and Hardware Designs
" V& J2 Y4 G4 }/ ?0 m* p7 h by Behtooz Parhami
5 m/ |# @% x1 ~! P+ N) M
Synthesis of Arithmetic Circuits: FPGA, ASIC and Embedded Systems
by Jean-Pierre Deschamps, Gery J.A. Bioul, Gustavo D. Sutter