|
工作兩年常常遇到 公司的研發高階主管飛國外 解客戶的Bug( \2 H( j8 |' H7 F+ S; d
原因往往是自己家的IC 在產線上做高低溫還有封裝測試都是PASS 但是往往一上客戶板子就出包- g, g0 G- \5 Y$ U1 f
J/ E; w1 B7 n1 w% N- q: i) H$ V# w我自己是覺得可能有以下幾個可能& P! i, N3 G/ U2 c
1. IO的 Eye diagram不夠大 或者是板子傳輸線上有阻抗匹配的問題' I/ Z) h+ n8 t2 u) F; v4 ?
2. Board Level的 ESD或 EOS Fail
4 i; O2 K6 h9 V' y/ C: T6 n: i3. 板子上的Chip間 EMI的互相干擾
, d3 c4 i+ A+ Y( ^" x" f+ h4 Q* Q% G, k2 B
我的疑問是 8 T" G3 j @2 P$ u* p
1. 除了以上幾個情況外 還有什麼情況也會發生 在客戶的Field(板子)會Fail?
9 ]9 Q: c3 O; y) F+ P' s2. 如果IO 的 Eye diagram不夠大, 有哪些有效的方法可以提高 Eye呢?
' U8 Y1 p8 P$ d2 O5 _( ]6 d3. 有沒有什麼方法可以事先驗證或模擬 客戶的環境 讓我的IC上到客戶的板子也不會有問題? |
|