|
工作兩年常常遇到 公司的研發高階主管飛國外 解客戶的Bug# y3 M' G) @5 T1 @
原因往往是自己家的IC 在產線上做高低溫還有封裝測試都是PASS 但是往往一上客戶板子就出包' ^# `3 F& Q% p9 w: r
) s% F4 Q8 L$ l: J M+ F9 _" Z" U4 L
我自己是覺得可能有以下幾個可能
4 \( b0 v' a- |/ ^; e0 E1. IO的 Eye diagram不夠大 或者是板子傳輸線上有阻抗匹配的問題
3 p; q( B+ W% ?9 F/ @7 W2. Board Level的 ESD或 EOS Fail
$ f8 i% l; o" U$ p! c( t3. 板子上的Chip間 EMI的互相干擾( f A2 h# w, i1 J/ C
% O% \8 M, G. \ X我的疑問是 * }: P# G7 X9 v3 P ]2 Y
1. 除了以上幾個情況外 還有什麼情況也會發生 在客戶的Field(板子)會Fail?1 H+ q/ j0 N- I4 @! ]
2. 如果IO 的 Eye diagram不夠大, 有哪些有效的方法可以提高 Eye呢?2 N+ l$ n7 k6 z. I( E2 f
3. 有沒有什麼方法可以事先驗證或模擬 客戶的環境 讓我的IC上到客戶的板子也不會有問題? |
|