VHDL 倒數60分鐘

hope1014

因為我用的程式是Quartus II

而且我用的是元件編輯電路圖
5 x/ z2 c9 s" ^8 k
! D; L* B! d! }0 C  s5 ~$ g) u我知道需要 一個倒數60分鍾的主程式
$ V6 I+ J2 [5 v1 G$ o& E6 J2 y
0 W+ w* F0 O0 |1 y1 Q' c可是卻不知道如何下手...

' ~% i1 ?% S, m+ A, a  {但是又怕有了
; z8 l4 z7 P6 a! L. y% E% s8 t
電路圖卻不知道如何連接= ="
, [  F6 c- w  u7 G+ {/ G
請問有高手能幫幫我咩?

! ~- W: m9 o. X3 [5 [" @/ {. q. Q或者給的方向倒數怎寫...

9 p% L5 ^5 o/ {9 r- hxt_1014@hotmail.com

jungswee

用VERILOG寫可不可以呀？
4 z" {$ l# ]3 W& d做個計數器，然後綜合一下就可以了吧

hope1014

嗚嗚
我有爬到VERILOG的文章
可是我需要VHDL的寫法
! c) ~0 _5 J; y/ |9 X: l/ [% g4 I才可以跟其他電路方塊連接吧
  b' g$ v) N6 N, `4 ~
ps.其實我不是很熟...
/ `0 U: h3 |+ v" m9 e其他電路分塊都是vhdl的寫法

hope1014

LIBRARY ieee;
USE ieee.std_logic_1164.all; USE ieee.std_logic_unsigned.all;
. }! v& P6 S8 C0 ~- R% L2 N1 q: s+ g8 bENTITY counter_60_seg_v IS
# j# @3 F4 @3 B: w" F: {, o! Q0 {        PORT(Clrn,Load,Ena,Clk        : IN  STD_LOGIC;
$ {2 r2 \: Y, E, s7 k                 D0,D1                           : IN  STD_LOGIC_VECTOR(3 downto 0);
         Q0,Q1         : OUT STD_LOGIC_VECTOR(3 downto 0);
                 Co         : OUT STD_LOGIC);
( f" n5 B6 u, s# ^  @END counter_60_seg_v;
ARCHITECTURE arc OF counter_60_seg_v IS
BEGIN
  PROCESS (Clk)
7 J5 O3 N3 y- d$ H* O) K     VARIABLE imper0,imper1 :STD_LOGIC_VECTOR(3 downto 0);
2 V/ t$ g1 n8 O. @# G  BEGIN
        IF Clrn='0' THEN  imper1 := "0000"; imper0 := "0000";
    ELSE IF (Clk'event AND Clk='1') THEN
                IF Load='0' THEN   imper0 :=D0; imper1:=D1;
! G' J3 s" L5 O' z: C            ELSIF Ena='1' THEN
) H$ X8 z: h0 T6 m+ l( B               IF imper0="1000" AND imper1="0101" THEN
! a( G# L8 e5 o8 ?+ b4 o1 G* s                  imper0:="1001";
& @3 c- {- W0 h3 f' `               ELSIF imper0<"1001"  THEN imper0 := imper0+1;
               ELSE imper0:="0000";
. R: R, L, R) E+ [! x( E                    IF imper1<"0101" THEN imper1:= imper1+1;
                    ELSE  imper1:="0000";
1 q  ]) b8 r* E! ?- I0 [$ \+ m* k                    END IF;
               END IF;
             END IF;
        END IF;
   END IF;
        Co<=imper0(0)and imper0(3)and imper1(0)and imper1(2)and Ena;
        Q0 <= imper0; Q1 <= imper1;   
   END PROCESS ;
END arc;
" z$ q- D! r% y" }: |8 |
這個是60模計數器設計
0 M% C+ \0 K3 x! v3 m3 i- O+ U0 A要怎弄成倒數60?
# E# d  Q% ]2 l1 Q. o) \2 \# M有人會用成倒數60秒先幫忙吧
請問一下我會用到幾對幾的多工器啊

jerryyao

現在的工具都支援verilog和VHDL混合使用。
) C, l' e: [# T6 }9 r; j8 G5 n現在的工具都支援verilog和VHDL混合使用。

michael6172

這不是很簡單的東西嗎?怎會寫不出來


除頻除到一分鐘阿,在遞減counter就好啦....

dannyc

Quartus II 可接受verilog, vhdl以及Schematic多種語言的混用，只須在呼叫的接口上分別對應即可。
2 P4 N5 O8 H0 `) _8 B若有須要，我很樂意幫忙。
; P7 S7 S; ?2 I& x0988310302

Danny

hope1014

真的沒有人可以幫幫我嗎
# l8 g/ ]0 u" c, O: ]9 \身在澎湖資源有限
4 S3 J% @' q1 o: C只能上網求助資料~"~
我可以提供
七段顯示器、除頻器、4對1多工器、6對1多工器、掃描電路設計圖、消除開關機械彈跳器的程式
我是用電路圖編輯電子鐘的
/ ]5 o' E' J0 u# h! L% Q7 [所以比較不需要程式叫程式

拜託 有人能+我MSN
' T$ `: R. c+ x! }3 A9 q6 [xt_1014@hotmail.com

hope1014

第一個是書上的電子鐘範例
第二個是我大概連接的電路圖
: R5 h, q; m/ W; h裡面的60模 靠自己的想法改了裡面的程式
; Z( J0 j/ O7 n. g9 `
7 i" b( d0 j) M" j3 q8 _: `( d或者有高手能用第一個電子鐘範例來修改??~"~
; y% K/ J0 \2 @, ~4 ~' r% w0 |1 p
: m  G. s5 D" hps.我只能用VHDL ㄒ^ㄒ