VHDL新手問題

w10789173

當我宣告如下:
A : in :std_logic_vector( 7 downto 0);
6 f( C% m2 L# Z$ l- t' c請問為何只有需要一隻腳就可以代表8 bits,可是我們實際用的IC都是8條資料線,我有點混淆,能否請教大家,指點一下,感激!

ikki

這應該最基本的訊號宣告格式, 其實它宣告出來是個array,
4 W* u# m. I: m2 a" @7 u( 7 downto 0); 共 8 個 bits

winslow

ikki 說的正確
" ?- J0 ?, d6 m! G  [這個宣告其實是一個可以看作BUS，實際上是需要有8條資料線，也會用掉8條資料線的資源，這個方式與VERILOG宣告不一樣。

kevin

Bit vector 宣告也是.
Ex.
9 \' V5 n2 \3 ^( _% ~Signal S1, S2, S3: std_logic_vector (7 downto 0);
Signal B1, B2, B3: bit_vector (7 downto 0);
B1<= “11001100”;
B2<= X”FF”;
6 t. N& {2 {, Z" s  ?1 ^B3<= “11” & O”77”;-- Match the length by concatenating 2 bits with two octal digits
S1<= “11001100”;
  D8 o+ ~/ ^  U) J# |0 tS2<= To_StdLogicVector (X”FF”);
S3<= To_StdLogicVector (O”377”);-- Length taken care by To_StdLogicVector( )

w10789173

原來如此,感謝各方的意見與指教,另外小弟再請教個問題

http://www.xilinx.com/products/boards/s3_sk_promo.htm
- R: T: \6 v2 @
這個網頁上的tool kit哪種比較適合買來自己用?
' b& p! _, A! e* g' Q
0 V9 ]! F/ B. m6 ESparten 3 跟 Sparten 3E的差異有哪位知道的呢?

. ]1 A% v* o  N7 N+ E我想買一個適合自己練功且又便宜的ASIC tool kit,希望日後也可以支援個人所設計的DSP處理器的燒錄
1 q  e* U- g$ X
: I0 j! F' M# V  {1 l9 A1 o懇請大家給我點意見,xilinx的產品線好多,讓我實在是有點眼花撩亂呀...

w10789173

原來如此,感謝各方的意見與指教,另外小弟再請教個問題

http://www.xilinx.com/products/boards/s3_sk_promo.htm

6 g1 W, ]/ F/ o, ^3 v6 S9 a: \3 Y$ v這個網頁上的tool kit哪種比較適合買來自己用?
) B9 b2 t5 z/ {
, O7 q- z* ?4 {  s/ N0 J3 C; mSparten 3 跟 Sparten 3E的差異有哪位知道的呢?

3 {/ r2 R4 E$ W: ]8 v我想買一個適合自己練功且又便宜的ASIC tool kit,希望日後也可以支援個人所設計的DSP處理器的燒錄

懇請大家給我點意見,xilinx的產品線好多,讓我實在是有點眼花撩亂呀...

kevin

SPARTAN 產品表,比較XILINX SPARTAN 系列FPGA.
+ R9 i) v6 x+ E/ H3 X3 D) G

tommywgt

個人會建議Spartan3E starter kit 或Spatran3A starter kit