一個hspice模擬的問題

jeffyoung

小弟 最近再用hspice模擬一個一級d flip flop(是用nand寫成的)
可是在模擬時都一直出現   **error**:  internal timestep too small in transient analysis

不知道是不是我給的訊號有問題:  
.op
.probe v(data)  v(clk) v(q) v(qb)
9 k+ o8 f3 e: l& m5 _: _.tran 0.1n  50n

% v# q) L  k5 j  _6 u* ?& H, f
4 e  R) E: w9 G5 lVdd                VDD!        0        dc        3.3
8 i* P: z- Y7 BVss                VSS!        0        dc        0
1 m: q  q  W, T7 a7 P6 U
vclk                clk        gnd        pulse        0        3.3        0.1n        0.1n        0.1n        2.4n                                                                                          15n
, B/ O( i1 K% `( r2 fvin                    data      gnd            pulse        0        3.3          0n        1n        1n        9n                                                                                          20n


& e& Q9 X( M3 b" D% o6 x/ S. _請各位前輩指導一下小弟!!

zmhung

雖然你已經解決了  不過我還視覺的VJC５的論點是比較通用的．希望你試試看^^

jeffyoung

小弟 我把時間改成  .tran 50p 100n 就ok了

' Q3 K1 W0 f5 E$ }, c: o看來是我的時間設定的問題
4 Q  W) K( L" M- }- l! u: r8 Z
謝謝各位大大的意見!

vjc5

我認為是初始值的問題.
# `; c; J* L& c! P數位電路做模擬時, 常常會忽略
/ M  m) m6 q0 K參考囉

m9507314

D flipflop 會出現 internal timestep too small in transient analysis:o
除了樓上大大講的要檢查外
檢查你的電源.global vdd gnd
我覺得你vdd 跟gnd的node好像很不一致
這也可能會導致小電路出現internal timestep too small in transient analysis

mywu

這可能是你這個case,hspic內部無法計算出來而導致無法收斂而無法做轉態分析,可以將.tran 0.1n 改為比較大的值如.tran 1n