Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 7840|回復: 7
打印 上一主題 下一主題

[問題求助] Layout 新手問題!!

[複製鏈接]
跳轉到指定樓層
1#
發表於 2008-5-14 15:21:36 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
inverter 製程 0.18) ^( ?8 K2 S, d0 R

- `$ u9 h' @! Y- ]; g9 h3 }. u' H$ S---RUN DRC----------
: y  b4 z1 ?& M9 E2 G4 P2 x' o' }0 D5 p出現error
# G2 X" J: k; Q; ^6 f4 f% L8 F4 ?% J# f/ Y; H2 _% L( W& d' S
1.CHECK OD.R.1WARN -2 errors
( _$ A% w8 `$ v; u- c0 J6 h+ i. n$ C, w(OD WITHOUT IMPLANT)
; {6 D! J7 a  h& S! R6 F) f# @( h$ W: l9 D
2.CHECK M1.E.2- 8 errors
# e' \: B( }0 {* ~- _* m5 @8 y9 dM1.E.2(@Min extension of M1 end-of-line region beyond3 ~$ U% h0 w3 Q% o" J) U  n
C0 region is 0.06um X = ENC[C0] M1 < 0.06 ABUT < 90 opposite
: U/ _# I4 {( J" h4 HINT x <0.22 ABUT == 90 intersecting only)6 k4 f/ D2 b3 {
; a* _+ y- Z5 C( B
3.CHECK P0.R.3 -1 errors
8 x" s% s7 Q  x2 |6 y0 l! w" jPoly area coverage < 14% (exclude application forindactor)
" z- S8 T1 g( _1 g& ]. n# vCHIP_NOT_IND = CHIP NOT INDDMY
" g& m& E* v- E# Q" \  r, H* tDensity polyI_NIND CHIP_NOT_IND <0.14 print
1 r2 Z0 Q5 o! Z  G  ~, p4 e/ cAREA (POLYI_NIND) / AREA (CHIP_NOT_IND)& v( Y) B! c% a: K5 Q6 L' e; `
.7 S4 \+ @# w# I7 l1 X9 [% R: |1 j# {
.5 B/ w" R9 P6 z2 b
.) c7 m# H* ]- A7 r
類似錯誤) H1 R3 t9 {+ Y; N) q) T

. E7 B* J. w, z4 I( f6 V; V' A7 n
8 T( z4 w7 C, K0 k8 r" }& A6 L, |5 w' i  O
  Y/ Z' l8 ]! d
1。因為標錯誤的圖示實在找不到,無從下手,都在亂猜,所以上來請益,. k" y) X* s* Q3 V
希望可以指出我錯誤的地方跟改錯方法?
0 D; Z1 w5 J' o: i5 p0 c/ ~ex. diffusion :gate 的寬度不能小於0.32 之類的
3 s1 |2 o4 e! b* \+ f2。是否有專業解說DRC error的網站?可以提供給小弟精進,還是一切/ ]0 t$ K% j# Z8 r, Y
都是憑經驗
4 ~+ x0 ^4 U1 p" f- c4 B
7 i) q3 ]& i% G初次發問,得罪的地方,請多多指教。
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂 踩 分享分享
2#
發表於 2008-5-14 16:14:06 | 只看該作者

回復 1# 的帖子

1.是OD外圍要圍n implant or p implant
* e0 _" k& m8 W. b. U. p# g# p- y2.是左右MT1 extension co 需0.0um
' b# D2 d0 C- u3.是Poly area 要大於14% (就把他話大超過14%就可以了)- q1 C: @: W4 ^* {2 l( O5 `
我覺得應該釋這樣解釋!!
3#
發表於 2008-5-14 19:05:42 | 只看該作者
建議您可以先去看一下IC製程的流程
" U8 q' y( c: \$ V2 N/ h* S* H. n& m/ x* Q" Z* l* J
這樣子在Layout 時會比較有感覺
4#
發表於 2008-5-14 19:26:12 | 只看該作者
撱箄降���foundary撱��靘��design rules paper憒�迨�冽�error���瘥�����閬�
5#
發表於 2008-5-15 03:10:27 | 只看該作者
感覺您mos是自己建的?
/ k' e3 X. b0 o. Y2 E7 ?第三個coverage 可以忽略
& F/ s& K9 o+ k. i! `要下線時再解決即可+ e! I7 E" l" F9 e6 ~
: j8 ^+ B6 \* ?
laker 有 ctrl+m 直接呼叫出mos的功能...
$ {& k: f' ^0 _  L: q2 u3 `) p應該是說,這個製程檔for laker 的 已經有事先建好了
6#
 樓主| 發表於 2008-5-15 04:45:40 | 只看該作者
原帖由 Shouwei 於 2008-5-15 03:10 AM 發表 ( Q# I  j' b6 [7 O4 J
感覺您mos是自己建的?# O' k: ]7 q: ?* j3 b2 t/ J  s. g
第三個coverage 可以忽略! {) s1 L# o5 X% d% R3 W, G
要下線時再解決即可
' |2 X/ q: J) `/ n& G' M! Y4 V( q/ P6 s7 Q" y$ {
laker 有 ctrl+m 直接呼叫出mos的功能...2 H; N* H( j7 F. m$ _
應該是說,這個製程檔for laker 的 已經有事先建好了
" \, D7 o; V3 q5 K  F% T+ m) @
, `; A! r- o# D$ F% w
8 w( P/ f( C' \$ v4 A
mos 我是用模組,create -> trainsistor -> pMos 1.8V 這樣
8 X* u0 C6 N. a5 e0.18 um 我不曉得是不是 poly的寬度 。他有預設0.18 um
2 R# y% s0 b. Y/ q8 I感謝你的回答,我又多了一個try的機會,往正確的道路行走。
7#
發表於 2008-5-15 08:41:50 | 只看該作者
是呀,點18製程,當然poly預設就是最短的length,0.18um) z9 K# q; y- a# y* y
=============================================
" u& f# ~7 e, _1 v今天cic 有開放線上e-learning
! L: l" l  [  B趕快詢問您們lab的管理員- |& O4 d* T" x7 N7 w0 X2 F
看有沒有開權限給您(要先加入cic會員)
7 I2 G3 {7 T1 N; z裡面有教laker、full custom design concept
% t0 C/ w$ d& @# W, v1 A亦有hspice,都有一些不錯的技巧
4 X# G7 s( ~+ F- `4 J9 s要趕快報名唷,晚了就向隅了,呵呵
8#
發表於 2008-5-16 18:57:47 | 只看該作者
建議看foundary廠的DRC paper,這樣在找error時會比較有感覺。
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2025-2-23 07:14 AM , Processed in 0.163009 second(s), 18 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表