詢問Calibre的LVS如何判斷layout中MOS的D和S呢?

icekao

最近在跑layout的LVS時
% B2 P  y+ e& j$ O& M軟體總是會將我的MOS的D和S判斷相反所以netlist接腳都會發生錯誤
不知道他的判斷依據是什麼呢?
試看高低電位呢?或者其他
另外...LVS自己抓到的MOS接腳明顯和我畫的layout接腳不一致應該要如何解決呢?
: g4 m- M1 i+ u6 h$ y4 @( SLVS除錯真的是門高深的學問呀
# T( w2 t* U  Z! c8 o請各位大大幫忙解惑了
/ _' m' e( P2 |( b( [感激不盡呀....

lyj65102897

我觉得Calibre是不会判断错误你的D和S的，因为MOS管的D和S可以互换吧
肯定是layout的线接错了
我以前也经常以为是Calibre认错了
* u8 G& z0 ~) x# p9 n3 A/ }结果都是我的线连错了
我觉得Calibre认定D和S是从layout的连接上来判断的

henk_zxd

樓上說的是對的，Calibre是根據layout的連綫來判斷D和S的。
( u$ W" h$ i2 @' N應該仔細檢查一下自己的連綫是不是有問題。

icekao

layout中是否有哪些技巧可以避免LVS抓錯接點呀
像我layout中明明已經接到VSS去了但是LVS又抓到接點為VSS2去了

12345

可以,像非對稱MOS(12V以上會有),S和D是長不一樣,那只是看LVS COMMAND FILE怎寫,蓋個DUMMY層,還是可認出,有的RF的MOS在PDK有的有蓋dummy來區分,S和D

arthur03226

原帖由 icekao 於 2008-7-14 02:47 PM 發表
" d' n! ^4 g. ]# ^& M4 Qlayout中是否有哪些技巧可以避免LVS抓錯接點呀
2 B+ N# \9 y' j% u像我layout中明明已經接到VSS去了但是LVS又抓到接點為VSS2去了

, v+ ^! c6 x, y7 _. z, w
8 s+ B8 Q# U' U5 H7 K1 S
套一句以前老前輩所說的一句名言，電腦是不會出錯的，有錯一定是你錯。
1 R; H' q9 O* v1 ]你先檢查你VSS是不是跟VSS2 short了，比較實際。
psub layer蓋了沒?

sergio

  

我個人也是認為 D S 的分別是由 CONTECT 去區分
你在去CHECK 你的CONTEC 囉
) j- v+ N7 X5 _6 k% Z1 Q# z0 pLVS REPORT CHECK 順序 :
/ `! h9 B' g5 K% r, b$ _1 SFOTCKECK
0 U. k5 Q5 R: u9 |- n' D8 l2. short Report
  M' C( i5 B# ]% _; |0 h3.LVS Report
這樣順序解完.....我想你的LVS笑臉就會浮現ㄌ...ㄏㄏ

dickafaf

我也認為是你的接線錯誤...
: S  ]8 a1 X) O# X9 k6 [! ^讓LVS認諎了....
) N' g% {. X" `- A- e
所以你要查一下電路...

icekao

小弟經過各位的建議..
逐一修正後..
終於跑出那可愛燦爛的笑臉了...
非常感謝大家