Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 14033|回復: 1
打印 上一主題 下一主題

[好康相報] 介紹一個網路上看到的ASIC網站---「ASIC World」

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2013-1-14 17:15:14 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
本帖最後由 card_4_girt 於 2013-1-14 05:24 PM 編輯 ; o& V) s, N) p$ q4 t& |

4 }0 x* _( E$ _  w3 C' O' P9 f大家在設計數位電路的時候,可能都曾經用過Verilog這個硬體描述語言做些設計,或是有人是用SystemVerilog、SystemC等進行設計與驗證,以下將介紹小弟之前在網路上看到的網站:ASIC World3 j* n# w9 K3 u* ?* |
網址: http://www.asic-world.com/index.html7 i  p# h+ B6 ?4 I" f- d3 w) J
到首頁之後會看到左邊有一排欄位,裡面包含Digital、Verilog、SystemVerilog、Specman、SystemC、Vera、VHDL等,就我的理解大概是這樣:
6 N5 @2 Z& p% v2 ^" a1. Digital:
% W, P; k# K0 R  R+ h6 R6 q(1) Tutorials: 介紹跟數位電子電路設計概念相關的知識,比方說Combinational Logic的Decoder、或Sequential Circuits的State Diagram等。: D  o' a/ s, {  u9 U
(2) Questions: 提供幾個數位電路的問題給網友們思考,比方說「Design a circuit to divide-by-3 sequential circuit with 50% duty cycle.」(請設計一個工作週期為50%的除3循序電路)) O( t3 [) a- Q5 G
(3) Tools: 詳列幾個數位設計的工具可供參考,像Digital Simulator等有一些連到MIT下載的部分,不過還是有些已經變更,就我所知,Electronic Workbench已經自動連到National Instrument的頁面,目前原先這部分的團隊近期開發的軟體有MultiSim與Ultiboard去分別做SPICE跟PCB Layout設計模擬。
4 f: u5 L  I+ t; }(4) Books: 提供數本關於Digital方面的書籍
( }2 Q1 F$ N  e% s% U(5) Links: 關於Digital方面的其他相關Tutorial或Simulator等( c5 J& A9 z8 }' k
2. Verilog:8 G) M( S6 Y9 Q) l4 q, o
(1) Tutorials: 介紹Verilog的一些常用運算子以及設計方式% \' A/ @1 n; F" Q
(2) Examples: 一些關於Verilog組合電路與循序電路等方面之範例,可以下載它的原始碼(.v),比方說同步FIFO(Synchronous FIFO)、UART等。
9 o/ S+ w; X1 N9 y( K(3) Questions: 作者提供的數個Verilog相關習題
, R1 l8 @7 h1 A. n(4) Tools: 跟Verilog相關的工具軟體介紹,如Verilog-XL、ModelSim等。5 j4 u8 R2 Q  j
(5) Books: 作者推薦的幾本書,雖然有些是1997年的,但可以找看看有無近期修訂版的來提升自己的知識。6 V$ z9 t. E, F$ h& o
(6) Links: 與Verilog相關的連結或是驗證IP等等。* A' ^) b$ t# j# W  a$ D+ }! T
(7) FAQs: 一些常見的Verilog設計問題,例如「How do I avoid Latch in Verilog ?」(我該如何避免Verilog(合成後出現不必要)的閂鎖器?)& t' |( w4 P; n1 d# Q2 [# I$ c
3. SystemVerilog:
+ f0 y" L& U/ [(1) Tutorials: 介紹SystemVerilog的一些常用運算子、可宣告型別以及Module Hierarchy等。$ G6 W; A0 j( m2 r& g
(2) Examples: 提供與SystemVerilog相關的例子,如Memory的驗證(Verification)
, a; z! a8 G+ j& I" n(3) Tools: 提供與SystemVerilog相關的模擬器或是一些Code Coverage分析工具等等。* i% c& y% a" h; N
(4) Books: 提供跟SystemVerilog驗證或寫測試平台(testbench)等相關的書籍5 `! \! U) _9 r% o/ X
(5) Links: 跟SystemVerilog相關的外部連結、驗證IP等等。
4 {6 b& z; w- W* f% U2 }6 x: k4. Specman:/ |3 c7 C: C( u4 d: k
(1) Tutorials: 介紹Specman的一些宣告型別、結構子型別(Struct Subtypes)以及Functional Coverage等。
8 q: h$ t6 Q: u, r0 }6 P(2) Examples: 提供與Specman相關的例子,如FIFO的驗證(Verification)
6 W) q) P- S/ l3 O" ^& Z: c- `1 U(3) Tools: 提供與Specman相關的HVL編譯器以及模擬器等等。; w, Z! Q$ J: M5 i
(4) Books: 提供與Specman相關的驗證工具書: r0 o% E+ c; |+ b) F
(5) Links: 提供與Specman相關的外部連結3 w* C- v+ q8 f
5. SystemC:. f3 Z) @* J" D$ Z* S( M; v1 y
(1) Tutorials: 介紹SystemVerilog的一些資料型別宣告、Port、Signal、Channal等設定以及Verification等。( U, B0 v) d/ @5 m/ P/ s$ [8 d( C
(2) Examples: 提供與SystemC相關的例子,如組合電路加法器、循序電路8位元計數器、SCV驗證等。
3 C: f" Y6 Y+ }( w' c: Z(3) Tools: 提供與SystemC相關的HVL編譯器以及模擬器等等。) r* u/ T- ~) }( h* @4 K
(4) Books: 提供與SystemC相關的設計書籍。, F. b8 t0 V" ?* ^$ Q
(5) Links: 提供與SystemC相關的外部連結、驗證IP等等。
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂15 踩 分享分享
推薦
 樓主| 發表於 2013-1-14 17:17:20 | 只看該作者
本帖最後由 card_4_girt 於 2013-1-14 05:42 PM 編輯
& y# I0 N) b* B& m( g
( q3 U$ P3 g/ t% d2 `6. Vera:
/ \6 M/ L) I: P(1) Tutorials: 介紹Vera的資料型態、循序控制等等。
( @: c* p0 b' g& ]7 q9 M$ H(2) Examples: 提供與Vera相關的例子,如UART的驗證等。' `2 M' s, j8 s- I* Q9 l- f+ k
(3) Tools: 提供與Vera相關的編譯器與模擬器等等。7 }' o  L- N2 g7 T% G$ q, y
(4) Books: 提供與Vera相關的書籍,這裡再提供一本. u: U( p# `1 B1 D7 e5 `+ h
a. F. Haque, J. Michelson, K. Khan, “The Art of Verification with Vera”, Verification Central, 2001." r5 I4 @- `8 w
(5) Links: 提供與Vera相關的外部連結,這裡再提供一個
0 l$ K: S6 {$ l4 Z9 b* \" P  ha. OpenVera: http://asicguru.com/Vera-Tutorial-/3/17/ (有一些Paper可以參閱)
4 m8 n4 x+ {3 h( O/ y9 b, S6 Z9 e7. PSL: 跳過,作者未多做編撰( b( }5 i. W+ }/ i0 o
8. VHDL:/ B6 e( [5 f" c/ H0 @
(1) Tutorials: 介紹VHDL的一些常用運算子以及設計方式
4 ^  p: G6 h! ?(2) Examples: 一些關於VHDL組合電路與循序電路等方面之範例,可以下載它的原始碼(.vhd),比方說Arbiter Model、Memory等。
) Y7 u( a/ v6 l  Q7 N7 N' F/ X(3) Tools: 跟VHDL相關的工具軟體介紹,如ModelSim等。3 {3 b; z4 _% C3 p$ e7 C
(4) Books: 提供數本關於VHDL方面的書籍,不過有點奇怪,所以在此提供幾本,如下:7 {5 i7 ]7 @/ Z! o" O
a. Mark Zwolinski, “Digital System Design with VHDL”,  2nd ed., Prentice Hall, 2004.
: h0 r% c" @' mb. Peter J. Ashenden, “The Designer's Guide to VHDL”, 3rd ed., Morgan Kaufmann, 2008.
7 j, {! H6 y$ E5 U0 ?(5) Links: 提供與VHDL相關的外部連結,這裡再提供幾個:# _! B+ Y( e! `- R7 V8 Q- a
a. http://media.nihs.tp.edu.tw/user/yangmf/?active=media&id=100003434&course=CPLD%E6%95%B8%E4%BD%8D%E9%82%8F%E8%BC%AF%E8%A8%AD%E8%A8%889 E9 z: o; Y% Z# z& R! p; K. E
b. http://www.slidefinder.net/c/cpld_vhdl--_----_---_------/2006_fpga_01/13437341 (網路上找到的投影片Slides). _$ Q% P! Y8 F* B4 t: l
c.  https://sites.google.com/site/tssheedl01/jiao-xue-dang-an/vhdl-dian-lu-she-ji
+ P8 T! v* L: m. {+ R9 t9. Scripting:
( \% T  M- d8 w% G( K5 ?9 V/ q(1) Tutorials: 介紹scripting, Makefile, CVS, Perl, TCL等的撰寫、模擬等。
+ {& ~" p3 g9 H2 _% U( M3 q(2) Examples: 作者尚未加入7 @) x- Z' t" M7 N$ X, x, E, _3 p/ G
(3) Tools: 一些關於Scripting的模擬器介紹,像是VCS等。$ A) d( b/ O6 n  G
(4) Books: Scripting的工具書,例如Vi Editor方面的。# L3 q- z7 m2 }4 a  o  l/ O
(5) Links: 提供跟Vim相關的網站,其實國內有一個針對Vim編輯器作介紹的網站,可能有人有聽過:「鳥哥的Linux私房菜」,下面是他的網址:
# O: w  `+ F  z" L/ t: S" ~1 I/ F1 ea. http://linux.vbird.org/linux_basic/0310vi.php. B3 L. b9 ~1 S2 V+ K
10. Tidbits(小常識):
! ?' A) M; t7 [5 I! ?/ Z4 `雖然這個網站依舊有很多東西作者尚未補齊,或是有些書年代有點久遠,不過依舊具有相當參考價值,作者在此提供了一些設計小常識給大家充電一下,包括Verilog語法中用的Wire與Reg型別、Blocking跟Nonblocking敘述、寫有限狀態機(Finite State Machine, FSM)、驗證流程等等。8 w8 l2 {5 k# O( J
9 a5 L4 q. ~! U$ M& }: j
上述說明了這麼多,希望各位會喜歡這個網站~
0 f& c3 s& F6 g4 i& f' o另外,之前管理員已經針對Layout設計討論區中「好康相報」的主題「Laker_L3_教學_範例 有Lab」的帖子進行修改,當初的樓主沒有注意到從eetop下載的附件檔案單筆超過1.5MB的上限,導致傳輸失敗而無法將分割檔解壓縮,如果您曾經到過主題(URL如下)下載失敗,卻沒收到我寄給您的短消息者,或是最近已回復卻無法解壓縮或未回覆但需要資料者,請一併告知!
9 o: M" p4 n! e3 W6 S* O; ]Laker主題的URL: http://bbs.innoing.com/viewthread.php?tid=118212989 c8 e5 d! U& D6 F: U2 D
為避免大家損失RDB,你可以回復此主題賺個RDB,我再發短訊過去,你收到後不需回復(要回也可以),我看信件標記改變就知道了!也請大家多參加論壇任務喔~
回復 支持 1 反對 0

使用道具 舉報

您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-8 11:24 AM , Processed in 0.116014 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表