|
小弟目前在做SDM
; y8 m3 I! V M0 I! z3 A% v一開始本來就在做OP<單端輸出無緩衝>(就是二輸入一輸出的那種)
- O g, o0 K1 R' F
, Z) T6 J b( u3 g到後來才發現大家在做SDM的OP時,都是用完全差動摺式疊接或疊接式的放大器(我也不太懂這種跟單端輸出無緩衝的OP差在什麼地方) N' M, H8 w( l/ P( D6 k$ s1 L
好像只差在自我補償,gain,良好的輸入共模範圍: |0 g- [4 d: z% K; X
那後來我打算重做修改的時
3 H% M; U! o" B3 g6 r$ \& \0 b* d5 |' f4 ~
發現了Allen的CMOS類比電路設計(中文p338~p339)
5 T/ u. c7 G# [* n表6.5-3跟範例6.5-3好像是不同的東西
" \0 g1 M. R+ h7 F% f* r1 x. X5 u例如VSD VDS的算法就很怪1 h. U/ w( G2 N# }! X
size的算法有的是*8有的卻*2
; P8 ]) E7 J, p: ^那我如果input sin wave是沒有含直流的成分的話,那變成我的最大輸入共模電壓和最小輸入共模電壓是否就是0了/ K, \- ~" t/ e& F8 q
4 r+ m. r5 {9 Q" q8 oPS:超多問題
V" w% T9 S& S; U7 E4 J+ R! b& V! I' N8 i+ ?- q
而且圖6.5-7的VB加上去了之後怎麼跟當初圖6.5-1的浮動電壓VBIAS的做法是不同的
5 Q( i' I. E2 \3 \/ g/ n4 k
: B, j2 C" h( S: w, V$ r3 u進而到後面如果要差動輸出的時(摺疊-串接式運算放大器),<圖7.3-5>6 g9 |/ J3 }- ?
要如何把6.5-7的圖轉換到圖7.3-5,然後再轉換到圖7.3-7; x/ K! a$ T% I7 e
做2級式的差動輸出摺疊-串接式運算放大器
6 V7 {1 y( S6 S% {* ?" W3 B5 |3 b
在這轉換上真的不是很懂# ^( Q& @; A* l" C5 N
7 i3 K" Z8 A) V/ I! Z
只是當務之急-連圖6.5-7的電路都design不出來~希望各位先進提供一些意見給小弟我% ]/ @$ c2 h0 J( {) }8 d* {* I( \
7 u4 s' q4 V$ ~# m! s% U6 m
那我也想找詢有人在做SDM是SC架構的人,可以一起討論的! @$ X1 e( y( A. [1 Q
謝謝! z; l$ @% o. A' g4 g
/ O1 i/ e1 M% [. i; w
有的話就可以連絡一下
- }- T% S, W& L) F9 k) C* h2 y4 l
' Y( B: n6 D- ]3 G( m a! O" |非常感謝各位看完我的問題~希望各位給我一些意見
2 s7 V# V0 t& ~( o% B" U不吝分享 |
|