PLL的phase noise對於TX與RX的問題？

gyamwoo

各位好，我想問一下當本地振盪器的pll，其phase noise的好壞
對於TX端有任何的影響嗎？
! F$ p; L3 X% k
/ l  e7 D3 K- w3 W) N6 Q& @因為我看書上的舉例都是RX中，干擾信號與接收的信號被mixer
) f/ F5 S* p4 U4 |
) D! y# Z& g: f6 z) r8 p3 a混波之後，由於干擾信號太強而pll的phase noise又太差以致

4 ]8 T+ |) H9 j6 \snr不足。
8 a) A2 ?$ w) S( X4 [
# ]6 h4 Y9 a# d, ?! W所以開頭講的，pll的phase noise對於TX端有規格的限制嗎？

finster

有的,只是要看產品規格屬性有無定義
其中,最主要的乃是eye diagram的定義
! k2 X( M- E# R* N. L" e* {像SATA, or USB就有明確定義TX的eye diagram要在多少之內
而有些TX就沒有定義,如Mini-LVDS TX,它就沒有定義其eye diagram
因為TX是藉由PLL來傳送data輸出,故而有些產品是藉由eye diagram來間接定義出PLL的jitter要在多少的規格之內

gyamwoo

有的,只是要看產品規格屬性有無定義
其中,最主要的乃是eye diagram的定義
- H2 z- l$ Y5 B9 O" o) Y" q像SATA, or USB就有明確定義TX的 ...
finster 發表於 2009-11-26 09:26 PM

+ D4 p" z! ^/ n; \* F聽版主你這麼說，我是可以藉由欲接受我方TX的RX端之規格，去推算TX端的合理範圍囉？
因為規格上沒有定義關於jitter方面的限制。
以下是對方rx的定義
& ~  s4 a- L% s7 K總頻寬3MHz，子頻寬300kHz
Programmer / Controller Unit
Receiver noise bandwidth 200 kHz
7 [7 r$ h1 J- M: _) K6 G5 }Antenna Gain Tx/Rx 　　　 2 dBi
9 h1 D: A! D) ?6 ^3 tPower Into Antenna 　　　-22 dBm
Tx Power 　　　　　　　　  -20 dBm EIRP
2 t2 p7 b9 ~1 {Required SNR 　　　　　　 14 dB
Noise Floor 　　　　　　　  -101 dBm
Ambient noise at receiver input  20 dB above kTB
, X1 a# ?4 K- o, w9 D0 ZReceiver noise figure         4 dB
/ t  a9 ^+ |4 y( V) ~# W/ \' B跟傳輸上的耗損
) L( u8 B7 h$ pTransmission Losses
Free space loss at 2 meters 30.5 dB
% h1 p+ l0 _" w* z+ Z3 Y3 H! MFade margin (with diversity) 10 dB
& Z0 {: u& C4 H- h4 o2 Q* yExcess loss (polarisation, etc.) 15 dB
. ]) I2 R1 r( i8 v8 FBuilding penetration loss 20 dB

c2467

謝謝大大的分享~知識因分享而壯大！

jojoboy666

這真是一個實用的問題ㄚ！感謝您的分享~~

oric

版主說的有道理~
, E7 J7 x! P# bTX的部份確實比較care eye-diagram的好壞
ex: rise/fall time, jitter
知識因分享而壯大！

macrohan

PLL noise  在TX方面主要有spectrum emission 决定。如果在FDD系统中，PLL noise 会对TX leakage to RX band 有很大的贡献。