Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 11875|回復: 2
打印 上一主題 下一主題

[問題求助] deep n-well

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2009-8-26 23:14:37 | 只看該作者 回帖獎勵 |倒序瀏覽 |閱讀模式
我是剛設計rf電路新手,在設計好電路後layout時
. Y/ S, A1 p, b7 t8 F
. i7 h+ Z' G$ O# |' {發覺rf的mos最外圈有兩層,最內圈是body而最外圈是deep n-well
4 [3 l  G5 }; e+ i  A
+ ]8 t, [9 ~6 q- v3 F; F我那時不知道那是deep n-well,而在layout時nmos那圈我都接地
! v2 Z$ q2 c0 g$ Y9 N
* F" o6 P2 C  o& f4 r$ F4 |6 k而pmos是那圈是已經跟body那圈接在一起了,所以我不需要動它  p4 ?7 w8 `( g1 }2 w

; b0 ~8 o: P2 U" @; y, R$ h' r在我最近下線完後發覺好像不太對,我把nmos flatten掉才知道
4 _( \9 h; M4 z. B$ j
( N: k/ C2 H  ?% G! I* `' r" ~. V它叫deep n-well,nmos的body是p型,那我還把deep n-well接地
* @; Z) |2 ^# @# s
6 {$ H, ^3 c+ ]! s: g! B. F- J+ D那不是有可能順偏,我電路中body都跟source接在一起,而我的電0 w9 L; [$ {1 X1 b

& O5 }; z2 a, Z% u路中source又不一定接地,那這樣子我的電路很有可能不work嗎?
% D$ y+ \$ p# c1 x* ~& ?
. E! D; L  F: K& i5 {deep n-well是一個電晶體配一個,還是整個wafer配一個,若是整個wafer
/ W7 |% p  w# A3 g7 t# f6 S7 \9 F4 ?. S% K: N& o$ L% s
一個的話那我叫出電晶體時怎會最外可以讓我選擇如何接?9 w% v. X1 I# C
# }6 H3 j( Q, ]" Q% ]7 ]
那deep n-well我該怎樣接才對?1.與body接在一起2.不要接(浮接)4 q% }. Z/ r) z$ N/ s6 w7 m0 N1 M

$ c7 t2 I6 k& S/ w3.接到最高電位。那種方式會比較好,而一般會用那種方法?
5 R3 I9 J8 {& q9 \0 W6 z# |: c7 O" o
而我所使用的是.18製程。
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂81 踩 分享分享
2#
發表於 2009-11-22 16:24:00 | 只看該作者
我把這一篇推上來,因為我也有疑問,
2 q* ], |% M- ^4 v  Q1 L0 H過去其它製程剛好沒有deep n-well ,現在用TSMC.18的model發現有deep n-well ,
8 h; I& Z5 m$ A+ \  V6 o上課的時候說過這樣把所有的body都分開,所以可以單獨mos的s和b端接在一起,, j+ Q; c& l& u& k5 X* Q# o
可有違過去的經驗,雖為了怕bodyeffect而把sb端相接,5 R1 }8 t* b6 k# {4 Z" e
可怕latch-up,所以把b端都接最負電源,* ~6 \) l9 _$ ~7 l) I2 f
如今.18有這樣的製程設計,是否表示可以把sb端相接 ? 只要外圍有deep n-well ?
6 F4 u% e4 z* W  O7 W有先進可以回答嗎?
3#
發表於 2009-11-24 15:33:56 | 只看該作者
Deep Nwell就是为了实现sub隔离用的
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-9 02:33 AM , Processed in 0.135517 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表