以.18製程下去劃~90奈米所出現的錯誤

ziv0819

不知道有沒有大大可以幫我解決的！
因為沒有製程說明書~
9 k6 h, \9 a* h, l* M  x8 }而且之前畫.18都正常！
$ R- d3 N- T* V+ m, d% r2 v用同樣的方式加大元件距離還是出現了一堆錯誤！
9 _) ?1 k) f, `4 _) z想請大大幫忙一下到底如何解除這些錯誤！
8 S' N6 _$ ]/ A謝謝大大了感恩！

motofatfat

把錯誤訊息貼出來看看
% u6 i; X' s# M  L才知係瞎密錯誤
通常是 cont via 大小 不同
3 v% h, S0 b  Z' K/ H大 metal 的 space 要比較大 等等

crystal_blue

Layout時所需的工具:

1.layout tool
9 l8 U3 A* E- ~% ?1 n# k2.Design rule (跟process 有關)
3.technology file (跟layer 設定有關)
4 \2 n) ?/ b/ V" l3 ]& S7 @! C4.LVS/DRC command file (跟layout 驗証有關)

! m8 ^# c6 Q2 j  n( W狀況一:
7 x  T/ y8 U, b- a4 N0 E不知道你的問題是出在哪個部份，聽起來像是用process 0.18um的工具去畫0.09um的東西

: P  j" \; O: i% u5 A3 p6 Z因為你沒有你需要的90奈米的2. 跟 4. 項 所以無法去確定你畫出來的是否是你需要的size，因

為驗証一定會錯誤。

狀況二:
7 D5 C3 K0 B$ M; p
2 |" Z3 G/ j( }. m/ v+ |: V如果你有第2跟第4項的工具，但是是用0.18um的第3項，就可能發生layer用錯的情況，因
& `) U; _3 ~! [& A; F% _7 E
3 T9 K& X; O, h$ }為依據各家晶元廠的設計不同，所使用的第3項也不同，即使是同一家在不同的製程上layer
& E' M" T6 \2 o- t- V/ k8 |: s8 y
的訂義也會有所出入，此時你就要使用layer mapping file 來去做layer轉換，使你的
' O- `; G, K" i; h, p: ?& n
LVS/DRC command file能夠去認到對應的層。

Layout 要正確，最好備齊所需的工具。