BJT或是DIODE在netlist中該如何描述..

sw5722

最近我公司的ic要從a廠轉投b廠,layer已經轉好了,由於designer在忙其他事,於是要我幫忙修改netlist,使它能對應原layout,
. g# o$ W" g1 Y; j) n有問題的device經過改layer與model name大都解決了,包括正常BJT(指正方型的).
但是有一種pnp型的bjt,它是兩端相接用來當DIODE的,使用在esd部份,卻一直無法matching,外型是正常的bjt壓扁拉寬,我試
過用bjt或diode的方式描述但是都失敗了,不知道原因.以下是原本投a廠時所用的netlist.
X75 14 VCC DIODE_4X25 $T=96800 -26500 1 180 $X=47300 $Y=-27000
.
.
.
.SUBCKT DIODE_4X25 1 2
% k, T1 n4 x$ U. H: z/ ZD0 1 2 DD AREA=1.4982e-10 PJ=6.12971e-05 $X=12000 $Y=12300 $D=25
.ends
' A, ^% g) y  K* T============================================================================
這樣在a廠是可以的,但在b廠是抓不到device的,layer方面,我參考過command file跟pdk,都照它的layout了,還是說我必須朝
command file的修改下手,但我對command file不太熟,這個該怎麼處理.

motofatfat

把report 放上來看看
) j" C: `* y5 k) t% j# z有時候是要加  
* H& ^- G& B& k3 c# S+ yBJT  dummy and DIODE dummy
才會認出 BJT 和 DIODE

terriours

看看CDF参数中“diode的symbol名字”，然后试一下在netlist中diode后面加上[$"diode的symbol名字"]，希望對你有幫助。

sw5722

Layout    Source         Component Type
                ------    ------         --------------
Ports:             11        11
3 D* Z3 i: w1 u5 y5 }  R- A
) a( R+ ]% j6 f8 C7 V Nets:              23        23

+ X. z- E) P) _  H& {) q Instances:          0         1    *    M (4 pins)
1 x4 D1 r" A- B. I: Q3 A0 M                     2         2         MN (4 pins)
: [% a3 ~# {! w/ B" r, V! Q                     1         1         MP (4 pins)
8 e  {! V8 }  v  H5 c0 k                     1         1         R (2 pins)
                    49        29    *    D (2 pins)
                ------    ------
Total Inst:        53        34
! ^/ B( Z, U4 w

3 p! d& x5 n( ?% C7 q       * = Number of objects in layout different from number in source.

+ f5 J/ V; n5 X7 \

**************************************************************************************************************
, I2 W' g: m- A4 v+ W9 x; u                                 INCORRECT OBJECTS
8 {0 d$ g# i: d+ z1 S% B" {**************************************************************************************************************
" {' H& w! `" G8 V& \

LEGEND:
0 g  P- A7 X$ e-------
" s# Z: K0 C0 M* F" o' |
  ne  = Naming Error (same layout name found in source
        circuit, but object was matched otherwise).


**************************************************************************************************************
- I9 N! d7 d, k$ u- c3 e/ b/ ^                                   INCORRECT NETS
0 z1 Q7 b+ p! a" [1 Q0 i5 w
# Y. B8 v9 S! o' g5 q0 _8 EDISC#  LAYOUT NAME                                               SOURCE NAME
  q: F0 L4 j6 k$ t, Z  X9 V**************************************************************************************************************

- H; J7 {* P0 |: G+ S/ i% A4 Q  1    Net GND(688.800,122.000)                                  GND
       --------------------------                                --------------------------

       103(833.300,87.000)OS                                   ** missing connection **
8 ?0 O5 h& x' m8 y4 M% [- I       102(833.300,60.000)OS                                   ** missing connection **
       101(833.300,33.000)OS                                   ** missing connection **
. b0 K6 K& y0 v  _9 l8 [       100(833.300,6.000)OS                                    ** missing connection **
( Q, N0 ~( J2 A# T8 {$ |' l6 a       99(787.300,87.000)OS                                    ** missing connection **
% Q1 T# {7 h+ C/ f; w; [  P6 P       97(787.300,33.000)OS                                    ** missing connection **
       96(787.300,6.000)OS                                     ** missing connection **
! Q2 E1 _7 b1 o0 A/ T       95(787.300,-21.000)OS                                   ** missing connection **
# G& ?7 D& q2 d1 A9 |1 O5 z% L       92(640.100,80.500)OS                                    ** missing connection **
9 f3 h& L! \0 M9 D0 D0 r       89(492.500,80.500)OS                                    ** missing connection **
! |- _# [2 a4 {+ _1 [       88(443.300,80.500)OS                                    ** missing connection **
, }+ ^! F4 U' ^7 g. d1 L- G       86(344.900,80.500)OS                                    ** missing connection **
* ?( ~. B. w3 a( o       84(246.500,80.500)OS                                    ** missing connection **
       80(53.300,87.000)OS                                     ** missing connection **
       78(53.300,33.000)OS                                     ** missing connection **
       77(53.300,6.000)OS                                      ** missing connection **
       75(7.300,87.000)OS                                      ** missing connection **
       74(7.300,60.000)OS                                      ** missing connection **
; f/ h# T+ k$ C% @1 V8 Q; y- w .......................................................................................................................
% p: S" m% x. M: W& o! dreport其實蠻長的,大致來說,應該是從pad進來的diode出問題,dummy layer for lvs的部分,我都照b廠
提供的pdk以及command file敘述的加了,應該是沒錯.
/ O" P8 b7 @5 ?' b/ Q6 \=======================================================
關於"$"的作法也有試過,如下
) S. \8 a  g4 D& b  D8 u6 lD0 1 2 0 AREA=1.4982e-10 PJ=6.12971e-05 $[DD]
不知道這樣寫有沒有錯,這樣寫的話,report上"D"的source就會變成0.
" E, R# s0 X% C2 g=======================================================
  Q! t9 _$ Q5 q另外report中的"M"是一個nmos in nwell的穩壓電容,後來是發現b廠提供的command file沒寫這部份
也不知要不要在這問,還是找b廠要他們寫.

motofatfat

另外report中的"M"是一個nmos in nwell的穩壓電容,後來是發現b廠提供的command file沒寫這部份
7 P  [3 i: i' ]" c5 G5 g; Z) x  b2 G' b, ^7 [也不知要不要在這問,還是找b廠要他們寫.

這個 最好找 b 廠寫
# ^4 g3 `2 @; z. L/ @+ q3 w看來有任到 diode 了
% e, ^0 R( h4 ^% K# x6 J但是你這個 netlist 似乎 沒有 BJT 元件

terriours

Layout    Source         Component Type
8 R1 d+ n' t$ i, E                ------    ------         --------------
Por ...
sw5722 發表於 2011-7-7 10:24

你加的那個 $[DD]其中DD是diode正確的參數名字嗎？有沒有看CDF啊？呵呵
還有從calibre的report上看，source中地的節點不夠啊，给一个netlist和lvs rule中描写你所用的这个D的相关语句吧。
一起研究一下，应该不是什么大问题。

sw5722

D[DD]          1.8V diode P+/NW              (DIODE*TO*SP*TB-HV)
============================================
6 P( H$ v" j- x) ~) _' v; k, N1 Z% \: J上面是b廠command file裡寫的,須要覆蓋的layer.因為a廠是直接把它當diode,所以對應到b廠,就是[DD].
( |6 x+ c' `) ^# ]7 a  ^/ N============================================
DEV D(DD) dpnw18 psd(POS) nwelcon(NEG)
, m  \$ x" D* \0 I( j: ANETLIST MODEL "dpplnw"
    [PROPERTY A,pj
    A=AREA(dpnw18)
    pj=PERIMETER(dpnw18)
============================================
上面是command file對dd的描述,如果用bjt去認的話,好像中心那塊面積是要正方型如2umx2um,才能
認出.

terriours

sw5722，你好。
6 q( ]8 {8 F. e. A我想你的這個問題是純粹的symbol和command file 的問題，我想了兩個方法：
$ P6 V/ i1 M3 a7 q4 f) f; R1、將netlist中的D器件名換乘dpplnw；
2、如果1不行，就在layout中用text層在D器件上標注上dpplnw字樣，如果還不行就應該問問fab里的相關人員。
6 f  M1 P" X: r) `% Q) g希望能幫到你。

sw5722

D0 1 2 dpplnw AREA=1.4982e-10 PJ=6.12971e-05 $X=12000 $Y=12300 $D=25
=======================================================
之前有將netlist改成以上模式,但report就會變成以下
+ i- \4 S2 e3 U) p' g' U! t0 |32    66(793.800,66.800)  D(DD)                                 83/0/D0  D(dpplnw)
         bad component subtype
=======================================================
1 m4 P0 {4 ^' f# o) F真的把它改成DD,也是不對,
7 Z# `  ~) x. u! e"就在layout中用text層在D器件上標注上dpplnw字樣",這個是不是將dpplnw當一個port阿,不太了解

terriours

按照你這次的LVS結果來看，已經快接近正確的結果了。因為現在只是報出了subtype不對，因為版圖上認出的期間是DD，netlist對了。所以下麵要做的事情是看看design rule中dpplnw的layer機構和cross section，看看需不需要ID層。然後還是改netlist，並且在相應的layout中標上dpplnw，然後再進行LVS，這樣如果不對就是要和FAB聯繫，修改下command file的問題，或者你自己也可以嘗試修改一下，問題應該就可以解決了。

還有就是標dpplnw是為了配合device的ID層，讓command file 可以認到這個device，不是將dpplnw當成一個port，一個器件怎麼能當成port，呵呵。
2 B1 Y( R) Z0 W8 w3 X! G
祝你成功。（我想這次應該可以了，~0~）

sw5722

ID層的意思是否為dummy layer,基本上需要用的layer都已經從PDK,也就是它
的layout範例上知道了,command file也有註解,我上面寫的那個就是.
D[DD]          1.8V diode P+/NW              (DIODE*TO*SP*TB-HV)
DIODE可能就是你說的ID層吧.

terriours

這個我不能確定，因為這個要看design manual，那個裏面會有說明.
! q6 U' J5 n1 l' e% _順便問一下，現在你的LVS結果到什麽程度了啊？

sw5722

DIODE是給command file辨識的層,TO是diffusion,TB是nwell,SP是pimp,HV就是
高壓用的層,在這邊是沒用到.
* p7 }% L# |5 f4 W" X. q1 P0 y8 ulvs 結果還是一樣,已經沒招了,應該command file是有問題的,還好這個tape out日期
較久,不然會被搞瘋.