前模擬跟後模擬的問題

d1372519

1 j' u* I7 R# N* O
4 t: S2 H/ Q( \


第一張圖是前模擬 第二張圖是後模擬
因為後模擬想快點看結果 所以時間只有2u
6 J& u1 D2 j+ n! h8 f1 ~不過很明顯看得出有問題

圖裡面 第一個是reset 前後模擬都很正常
* L4 w$ `. V  Q$ \, h; t* L3 t( [          第二個是8p電容充放電
9 B" H: E) D7 P4 y1 Y- \: @% ~          第三個是1p電容充放電
0 Z6 l) m& T( A          第四個是輸出vout
* l7 ^/ R( W6 {1 G
現在遇到的問題是說 Layout的 DRC LVS 都通過了
但是前模擬跟後模擬的圖差很多
1 r3 h) ^4 N% ~2 a1 q2 |% R前模擬跟後模擬的測試程式都相同
' O/ G$ T1 S' {/ c% ^前模擬 2顆電容充放電都很正常 輸出也有鎖定
6 k5 h- X% F6 Y6 D5 F後模擬 2顆電容充放電 都直接放到0 輸出也沒有鎖定
8 d0 q- }( a# Y0 ^7 D
$ h- e) o3 \! Q- `最納悶的就是DRC LVS 都過了 不知道為甚麼前模擬跟後模擬會差這麼多?
1 h3 s  ]5 ?8 P1 l" Y, x不知道是甚麼原因
此電路有用到電流鏡 但是檢查了很久應該是沒有問題的
" z! B2 D* y4 p$ I# k還是layout有什麼需要注意的?
. d" j5 k! v4 M或者是測試程式的問題?
請高手幫忙解答 謝謝 小弟感激不盡

terriours

什么类型的电路啊？
从模拟的结果看，8p电容的放电有问题，看看layout和电路关于8p电容放电的路径。看看后仿真的netlist的相关路径，吧这条路径上的净胜参数加到前仿真的电路中去，看看合后仿真结果会不会相同，有助于找到问题。
% w9 k9 w! T9 j$ S6 ~6 m4 h不知道对你有没有帮助。

bernie820

@@嗯~~~
, q" o' P8 ?+ H- P* e0 L5 v
; O- D; D: ]+ G) t9 l2 q0 odrc跟lvs過不代表pre和pro會一樣

2 N8 [* X8 ]) Z6 U) n# a% V那只是驗證

$ f3 N6 d9 T: F; Z& J* h( n取決你的最後結果應該是pex才是吧!

smilodon

DRC/LVS正确只能说明你的Layout功能基本和schematic一致，而性能需要layout性能来保证，因为schematic里几乎是理想连接，而实际上layout里devices之间连线有寄生电阻、寄生电容，而metal之间也会有cross talk，你可以想想哪种方面的影响会导致你smilation发生错误？