|
<转自sinovale dot com>关于天线效应我在<浅析集成电路中闩锁效应和天线效应>一文中有提到过。天线效应的产生粗略的讲就是金属表面积累的电荷过多,但又无法形成对地的放电通路,结果很有可能是对栅氧造成破坏。由于现代工艺尺寸越来越先进,沟道长度越来越小,antena的问题就越来越受重视。通常,我们通过金属跳线或者在poly-gate旁边放置足够面积的diode可以避免天线效应的发生。但是金属该往上跳还是往下跳呢?
9 | Q: `- `7 P3 y" N% \3 ~ ]! ?. U( h/ H, K1 \# z* J
Process' F8 P/ `' a0 ]) V3 p0 _' `
6 A _9 {1 c8 c& c h我们都知道fab在做mask的时候是从低层往高层做的。process在每一道工序都有诸如平坦化,隔离等,之后肯定会有静电泄放的操作。从这个角度来说,假如metal3过大有antena的问题,我们用metal4对其跳线。在做metal3的mask时,metal3实际上分开的,只有做到metal4的时候他们才会连起来,而到metal4时,metal3的表面电荷已经由于工艺过程减少很多了;而如果用metal2对其跳线,在做metal3时,metal2和metal3是会相连的,并没有起到减少电荷的作用。
; h; V* B0 U- ]/ B! V* [# U- P/ M
& F C1 Q/ A7 \栅氧漏电,尽管对功耗不利,但对天线效应是有利的。栅氧漏电可以防止电荷积累达到击穿。所以,实际上可以看到薄的栅氧较厚栅氧不易发生损坏,因为当栅氧变薄,漏电是指数上升的,而击穿电压是线性下降的。
1 O! O2 a4 i |7 l1 O% J8 S) ?/ U% J5 t
我常用的三个避免antena的方法# C) G+ Q5 P) e
4 D! {( W) X& t: G* I9 w$ ~- x1,跳线,而且最好是往上跳线, l K5 {4 Z- p& A$ d
& X+ d* J4 u% {# Z' p2,增加NAC diode
! R9 B4 g. R& }- h( L" V7 O1 e1 [' N5 Q- V4 g# }
3,在信号线上加一组buffer,这个方法既可以规避antena,也可以为signal增加驱动! e2 i3 A f8 e' o
# ?5 `1 U( g8 \* k6 J& [/ D A- {DRC7 B% i3 e) S% w% z( q
$ V/ q+ d& V3 F' w( [" S一般来说command file会定义检查是否antena metal连到gate-poly上,还有是否面积过大。解决方法我建议是在靠近gate-poly的地方断开metal用高层metal跳一下,当然这在drc中可能不太好查,所以drc一般规定在发生antena的metal上有一个N-diode(最好是close to gate)。
' ]* i. K0 |, F; q8 \' Y! w; [5 g- v" Z- V; G
<转自sinovale dot com>第一次发帖请大家海涵。 |
|