ESD防謢電路中，MOS的source與Drain大小不一樣，請問為何呢？謝謝！

vic

ESD防謢電路中，MOS的Source與Drain大小不一樣，請問有什麼作用？
再請問大的一邊是接Source or Drain 呢？與Pad有關嗎？
. x, Q6 z0 D: l- |) J, o7 a9 R0 l9 h知道答案的大大，請為小弟解答一下，謝謝！

glacialwang

基本上 接PAD的部分會比較大 讓其具有較大的表面電阻 讓靜電電流走比較深層

despair

) v( f) G9 M/ E0 h2 j  o, K: N
如針對source與drain面積大小不同進行討論，主要原因為抗ESD電流的衝擊。
5 [2 l0 |9 b0 y& S: h- h7 T會有大小面積的差異，來因從PAD來的信號多會有ESD damage的問題。

S/D若接點看到的是從PAD接過來的信號，該接點除了co to poly之間會有較大的rule外
4 V  L/ K3 V; M  l4 ?5 P- M# I也會多層silicide bloak增加通道表面阻抗讓ESD電流走well這部份 ，用來抵抗ESD電流避免oxide or gate poly遭到破壞。

, n& m1 w. l7 n! n這只是相關ESD guidelines的一小部份，若要全盤了解還需要多查資料～加油。

vic

謝謝兩位大大的解答...
# \+ L$ e, \: h# x意思都差不多，我大概能了解了...
9 B- `5 z) Q2 O5 o. U. X7 e至於多一層silicide這部份，是指多加一層RPO嗎？
謝謝！

despair

部分foundry是叫做RPO，或者又叫做SAB
0 r- p( P3 R* d, ]3 [4 D) o- a不同晶圓廠都有不同的稱呼

towner

看了还是一头雾水,没看太明白
% \! v" ]7 v/ P2 j; _2 u. I

klim

我的ESD防謢電路中，MOS的Source與Drain的SCG及DCG都有加長,
SCG約為DCG的一半，HBM可過+/-8KV, 但MM只能過+/-300V,
有做delayer, 發現是死在source與poly的介面, 請問為什麼？
知道答案的大大，請為小弟解答一下，謝謝！

bowbow99

看一次看不懂..看第二次
看第二次~不懂還是不懂~等遇到才知道