tsmc 0.18 BCD process 認不到 w/o salicide電阻

weilun_1016

, T# F8 ~( y9 T" h4 D各位前輩好

小弟最近在畫layout碰到一個問題，遲遲無法解決，因此想上來詢問各位前輩的意見

小弟用的製程是 TSMC 0.18UM CMOS HV MIXED SIGNAL BASED BCD GEN2 SALICIDE
, o& A6 ~/ l: b' n6 {% z
在畫layout時有使用到 P+ Poly resistor w/o Silicide的電阻，而且都是直接用tsmc他們的PCELL

但跑LVS時，layout轉出來的netlist檔卻沒有這個電阻，所以一直有missing instance的情況

) L; K# ^: a' ]6 L8 v3 l+ \
以下有幾點我有先確認過，因此才推測是不是layout認不到w/o Silicide類型的電阻:

& n+ ~$ e& N6 n* K- U$ F1.用w/o Silicide的電阻時，跑LVS時，layout端會有missing instance的情況；一旦改成w/i Silicide的電阻時，LVS即可通過→排除接線問題
! w1 P# a3 A8 c
2.在layout中將所有PCELL內所有w/o Silicide的電阻叫出來，跑LVS時，layout端都不會有Unmatched的元件
' Y% n7 G3 X4 U" j$ F! G
我也有去看LVS Rule的檔案，知道這兩種電阻只差在有沒有RPO Layer (Non-salicide OD Area Definition)，也確認PCELL內都包含了應該有的Layer



若是自己按照LVS Rule定義的layer去畫電阻，就會變成在還沒覆蓋RPO Layer時，layout認的到它是w/i Silicide的電阻[PS]，
6 e3 k8 b2 p  N8 ]6 m& m0 h7 z
一旦在原有w/i Silicide的電阻覆蓋RPO Layer，就missing instance了。
# ?2 W" h' U( P) Z8 D$ B3 y3 `
請各位有經驗的前輩能提點一下小弟，要怎麼解決這個問題，已經被困了好幾天了

2 l  o& U! ^( @0 O7 @9 T3 ~
) R4 W' A7 o3 @6 D+ X0 D