加入T18 IOPAD之後 VSSE的gnd 會短路到所有port

DBL

大家好
. e; a& r' z8 t( {
% R! N- s/ h$ }1 u4 F在完成晶片的core之後要打上PAD去做靜電防護

但是我的VSSE PAD的接地端卻短路到所有AIN_18的port
* `: }0 z* L9 `
- m8 ^; {6 C; h3 Z+ Z: G) f造成LVS驗證顯示短路

8 Z; G; o: K4 B2 _因為用的是TSRI給的library
; ^/ h# B; t! \: r3 s/ Q$ y# z+ D
發現他們的AIN_18接口好像會直接短路到ESD的gnd @@(從layout 的佈局圖匡起來的虛線判斷的

而且製程檔中給的一顆範例layout我也跑不過LVS QAQ

是stream in 的時候就有問題了嗎?
, |* W2 w; [% }  D7 j
1 s' p% m- O! l. O' v8 T( z請問有人有遇過類似的問題嗎 謝謝大家