|
回復 #11 ianme 的帖子
版主您好:! w9 R, d0 T6 L4 t
" i! f# E9 k2 i4 A嗯...我承認年輕時金庸小說看太多...借個金庸大師常用的句子:6 d4 j8 o! R w: j
"照啊!"...這的確就是我想表達的意思!!
2 I5 ~9 O& Y: K) P/ M1 R! q$ S: D1 J" Q- O9 t) K
TSMC 0.35 um CMOS製程沒有NPN的model, 這個我的確知道的.5 x& }6 [- L0 f# T' f
在我幫學弟弄之前, 我有先去找過model檔和LVS command file等相關檔案,8 f1 Q$ w, p3 h) W% |' v! J) H
的的確確沒有NPN的model哦!; n. o& y% y2 J: D
. d$ l; o# Z, c! Y: E! E; h4 j: x" ?
另外, 關於latch-up的model...我的意思其實與latch-up本身無關,; c9 k1 t/ z. a' E
我只是想說, 在CMOS製程裡也是有類似像latch-up model裡面那兩顆寄生BJT的架構存在,* e5 }3 t4 G! g: V. W
那麼我是否也能用類似於PNP的做法來做一顆NPN呢?
c/ `" e8 u1 E* h' a6 k& n* T我自己想的架構其實也像isnme版主一樣, 只是沒有經過求證而已.
/ `; {& a! E3 N0 t6 q2 A其他幾位版主的回答及討論我也都瞭解, 這個問題本身其實並不複雜...與latch-up也沒有關係,
0 h3 b$ o' A. F2 d簡單來說, "純粹只是為了滿足我們老師的慾望而已!"
5 e, E3 v: e) B2 p就這麼簡單! 呵呵...阿我已經從各位先進的回答裡面得到答案了...
# p5 [ i- q$ k+ l" {0 ~感恩啦!!
4 n6 W4 [- {, a3 ~+ t5 Z4 _) \! ]/ A4 }
幾年前我尚在業界服務的時候曾經畫過BJT,; Q+ k' Y- U; y7 P, C
雖然頻率不高, 但大致上的架構也還記得.
; Y* U3 R, u6 Z4 f0 A所以之前老師叫我幫忙學弟看看BJT在Layout上怎麼畫,
! u5 ^# ~8 x# N+ o7 l. G* z可是因為當時業界用的製程不像現在用的TSMC 0.35這麼...pure CMOS,
! ^1 i0 t, k! M* @# n6 T所以用到的製程都是可以做PNP及NPN的BiCMOS製程,# W' q D% R8 M( D
當時也不懂(以前唸的並非EE相關科系), 想說BJT不就都能做嗎?
4 P7 ]* }; P) ?. s6 Z後來到了現在的實驗室, 實際上我也才是碩班第二屆而已,: U$ `# X2 A& S/ Z# D( j9 P
因此發現實驗室裡面很多東西都很..."返璞歸真",, n' s! {1 Y {
什麼都沒有, 什麼都要自己來, 許多flow都要自己建立起來, 要到處去取經...等等...
& k! m( l6 f& A7 f; E O8 n/ w& [" g& \) t. ~7 H/ Q+ y( k1 N( I6 ^
當然, Layout絕對需要理論基礎, 與小畫家肯定是天壤之別,
' m( [5 d3 P8 F/ M9 y而我想這也是為什麼業界有些公司一看到非EE相關科系畢業的人來求職的時候,
' f; Y2 C& l% m# P; g' R3 `resume連看都不看就reject了的原因吧.
: }4 o: P* B8 I/ ]" B% f9 R& f+ D而這也是為什麼我踏上這條路的原因...
* V$ T5 w7 P) j- C) O我只能說...這真是有夠辛苦...
9 q8 b4 J& a- [" P9 w
7 U6 ?% _$ Z$ o; Q1 A* z從各位版主這裡學到了很多東西呢!
, m/ o: |# Q p* E" U6 e: ?1 r4 L# `! |( t希望自己也能早日為大家貢獻點什麼...1 I3 D5 \" h9 S
7 q0 D! f" _: {, ~2 o m( h謝謝各位先進的幫助!! |
評分
-
查看全部評分
|