|
這是CIC在寒暑假給學生上課的講義( z. i+ n& \! I V
參考了 modelsim document還有一些VHDL的相關書籍 整理出來的
- o; A' q$ ?% b" E8 `共有172頁 2004年7月由CIC工程師陳獻文製作
# k( l3 y' j( W% R8 K, j" l# ` 1 Q* _- D' H" ?1 e. H
它的Outline如下:5 v- l8 D* ^1 D4 h; H) @" I
% t9 o. u5 Z9 x, d; |$ o% u3 gIntroduction6 N8 h3 S3 F' k ^
CIC Design Flow8 @/ E& W9 Y' m, R# R
VHDL Fundamantals
6 g; k$ H& n1 c8 CVHDL Syntax/ ^# G$ @/ R8 N5 k G8 A( ]
Modeling Logic Circuits
7 S- ]' m9 l. I! j* WTestbench9 o' A0 K; }6 Q- _* L$ l9 V E
Gate-Level Simulation* ^, u; w/ V. U+ m
+ ~ c: T6 |. I' @2 K, {
[ 本帖最後由 yhchang 於 2008-2-20 02:52 AM 編輯 ] |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|