請問 metal scheme 的意思 (ex: 5x2y2z??)

vincent_p0593

請教 foundry fab 所謂 metal scheme x/y/z 意指??
" Q1 R0 k/ R, G" Q- b5 a. J& V一般所謂 1P5M 即一層poly (transistor gate, maybe WSix or salicide, maybe single poly or dual poly), 五層金屬層(M1~M5, M5 thick)
X/Y/Z??

yytseng

回復 2# vincent_p0593

  m/ t: ?5 P( d& l3 f0 [$ {* \5x2y2z = 1p10M
+ \* m! b. T3 S) }  O
台積的metal定義中
M1 為預設 寬度厚度不得更改 其他客戶可根據自己需要選擇要出幾層metal 光罩..但是最上層必須要厚的....
' Q, O" H1 }" j7 R* vM2以上為 X 代表一倍厚度
$ l7 O7 K$ T+ PM5 以上可用 Y (兩倍厚度) 或是 YZ ,或是 Z(四倍厚度)
8 j2 X: @4 P3 [
) B# F- y% ~( u$ `2 C不同的 metal 組合,有不同的 min pitch 以及對應的 RC 當然 DRC rule 也不同

6 }+ f# q& c2 ]1 [$ K" p: v7 e1p10m5x2y2z 代表 m2~m6為 X, m7,m8 為Y ; m9,m10為Z 如果有RDL (flip chip package bump route) 則還多一層 AP (鋁)
詳細的說明拿到台積的kits都有,客戶必須要透過正式管道才能拿到

vincent_p0593

自解 : 昨天 t 朋友打電話來順便求解
. H4 }5 a2 x. H& i, P. u5x2y2z 表示九層metal, M1~M5 用厚度1(薄), M6~M7用厚度2, M8~M9用厚度3(厚)
# i  c: v% G0 n5 x  y; Y& t每個process node各有其定義的厚度給x,y,z
* }9 z( v' X/ Q$ ?% n+ g
. o4 U" n/ u5 f4 E1 J1 T( Y目前的了解,...歡迎補充.

vincent_p0593

了解所述, 感謝!
) \: {5 L) Z% h如果metal只有4層 這樣是否合規定 : 1p4m2x1y?
YZ 代表三倍厚度? or customize 2~4倍
5 P9 V4 f* Y0 Y7 s' P9 y! P! W' I6 n; kY, YZ, Z都可當top metal?
* z4 j$ G3 \( @6 t6 c0 ]
% P, y" O% y' ~( G6 t$ hThanks in advance.

cmyangf

要看哪一個process ~~ 有些有提供Ｙ當top metal 的. 要把design rule翻出來看.

AnnLin

原來如此, 長知識了! 感謝!

lowstar

Wow
I think this is an important item for engineers work in foundry and IC Design house.

6 |4 O9 {" R' v" z( P

charlie0050

解了我心中的疑惑 謝謝大大
% I% b' m8 d8 R6 w! k) ?