IC Layout外包需求

frankie0315

[好康相報] IC Layout外包
4 D$ y* C6 g0 m1 ?7 z3 r9 ~
- g7 ^& z$ F: O7 x4 X" sdear all ,

請問有誰有接ic layout外包案件 ,
2 i3 O6 \1 h3 Y$ M6 M: [
& h* p* n: U6 O7 p( P目前需求 2位駐場人員, 時間為 11月中至明年一月底.

需要進廠支援, 若是有相關的訊息煩請提供.

/ r. |' ^; d1 x請各位幫幫忙
3 _6 [9 j/ |4 \# N6 i8 a3 G- ?4 ]
6 K7 @- h: F: |1 w- n* }$ dthanks

# s3 n) ^  |0 _5 R6 f* w! e8 BFrank

ranica

模拟版图工程师
7 [1 e# b7 `7 B0 d" E0 q公      司：A famous IC company
: j2 ~, @  Q; h工作地点：苏州

- N2 f. v' ~! ~# o职位描述
8 i- y6 n# U; @工作岗位: 模块级模拟电路版图设计,包括物理验证.
5 ]! c+ v; x# m$ A1 P; j- ]5 Z
职位要求:
1. 模拟IP版图的规划和版图实现. 理解原理图到版图的转换过程.
1 x4 d, c9 ]% ?1 X$ e2. 熟练掌握物理验证,包括DRC/LVS/LPE/ANT等的检查原理和过程.
5 R& N0 H  v3 `0 j3. 能读懂和编写物理验证规则和检查教本
4. 有实际设计若干模拟IP和流片验证经验,
; X  b$ _. w: c; g9 i% w5. 学历本科或以上
6. 一年以上模拟版图设计经验

ranica

数字版图工程师
% n" a, F4 o. z0 [3 |( x7 N公      司：A famous IC company
工作地点：苏州
/ [+ @% q' U6 a# f0 L$ [
职位描述
8 j" Q% o6 t- X7 }( C工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.
/ A% X3 b- c( R) v0 C
职位要求:
9 K: g9 W  v- k. K, c0 c5 p1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程.
4 L: Q, N& t3 y* X2. 有数模混合芯片物理集成经验.
/ E, \; X( f7 ~6 X0 _3. 有低功耗设计经验,使用过UPF和MMMC流程设计.
4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历.
* l; Z# {7 C( e. W( K0 h( n5. 积极主动,团结合作, 有独立解决问题的能力,
* Z) u0 E4 S/ g2 B+ W( P! n6. 学历本科或以上
7. 两年后端工作经验

ranica

Senior Layout Engineer
公      司：A famous European IC company
工作地点：上海
' Y* N- G$ K+ r8 s8 k0 U6 ?
# o9 y0 x* R0 }Job description  
* i5 O% J* o( e6 }1 o* {- layout of analog building blocks  
- place & route of digital circuits  
' X5 S' f/ [6 N- floorplan and toplevel layout  
9 h9 i4 N9 ~7 v7 }- bond sheet assembly  
5 Y5 N6 b) n0 Z7 e! O- layout verification and finishing  
, p% b  y/ I& q% |- coach junior engineers  
% R9 D$ X* Q% F1 O0 e, c8 i
Required knowledge competencies and attributes  
, U& G$ @% {# h1 N6 \$ B& J- master or bachelor degree in microelectronics  
! A6 `. X, D6 A- > 5ys experience in IC layout  
- good understanding of semiconductor physics  
- experience in full layout flow  
# B: K3 B; b; ]& g3 y" s- experience with Cadence/Mentor based tool chain  
- very good communication skills  
; t' y* h& w. V" i+ s& V- flexibility and good capacity for team work  
- foreign languages: English, German (not a must)

ranica

FAE
1 ]" m5 m; ~; g0 _( d# O公      司：NO.321-A Semiconductor Company
/ D/ s! \" l, ~; j* T工作地点：厦门
* E% C# t' a& ~: b+ H
$ x- V, B4 f4 i$ J* M; X. x) R岗位职责：
1、协助市场部参与芯片的定义、评估和市场推广
& j2 ]6 r1 S9 K' a6 F2、负责客户方案的设计、demo 板的设计及生产
3、解决客户反馈的各种技术问题
" d' A/ y% x# G& }, q  T4、重要客户的项目设计及协助电源产品的生产
5、代理商的 FAE 培训及管理
6、完成销售部申请的 Demo 板
) Z: v) z! i$ D% _8 s
任职要求：
1、大专及以上学历，计算机及电子、通讯等相关专业毕业
& G& _$ H; {6 C/ w3 h7 I! U1 T# M& [2、在开关电源领域2年以上工作经验
9 W3 G  [: a; {3 g3、扎实的电路理论基础，能熟练应用电路知识设计各种电源方案
( b4 G2 G1 T  a8 C, U( b) n4、能熟练应用Layout、电路仿真等相关的计算机软件
5、较强的电路调测经验和动手能力，能熟练使用各种常用的电子仪器
9 K) X# Q- X3 E/ C; g6、具有良好的沟通能力和团队合作精神

sophiew

模拟版图工程师
公      司：A famous IC company
工作地点：苏州

% S4 f6 W0 Q: o+ ~/ w0 L5 F5 I职位描述
( O9 v. `, R! V& q- @4 ?7 D1 D0 q工作岗位: 模块级模拟电路版图设计,包括物理验证.

  i) N: J4 z2 ~职位要求:
' b, l6 U( M; f, s/ g: U7 ?1. 模拟IP版图的规划和版图实现. 理解原理图到版图的转换过程.
+ u7 y1 M( M- I  X6 r& u# d+ ]! W2. 熟练掌握物理验证,包括DRC/LVS/LPE/ANT等的检查原理和过程.
3. 能读懂和编写物理验证规则和检查教本
4. 有实际设计若干模拟IP和流片验证经验,
+ Q1 l) C# {3 e$ a0 f& t5. 学历本科或以上
3 {4 j  r$ z" a* J: t6. 一年以上模拟版图设计经验

sophiew

数字版图工程师
公      司：A famous IC company
2 l! M" X6 a9 k工作地点：苏州
3 W( t7 K! [5 J1 k, o0 @
( X$ Y; B4 o7 @8 X9 R职位描述
/ q/ R: x1 L8 W2 P* l工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.

职位要求:
7 r# w9 Q9 v  P) a1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程.
2. 有数模混合芯片物理集成经验.
. {# X$ G/ h' Q( ?# o# R9 E9 j1 y3. 有低功耗设计经验,使用过UPF和MMMC流程设计.
4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历.
5. 积极主动,团结合作, 有独立解决问题的能力,
, W2 H  @4 l5 f9 @" J6. 学历本科或以上
7. 两年后端工作经验

jcase

【專案詳細】       

" `. x6 U4 k+ a3 M# R( N讓接案方清楚了解專案內容可篩選出更合適的人才、大幅提升成交率；建議您依照下列格式詳細填寫！

- U' h. @7 q" R4 `* p/ I1.工作內容：發包電熱片溫度感測電路，需含電路設計，電路圖繪製，零件選購與Sample PCB製作
2.配合時間：2014/5/1 ~2014/5/30
  z8 [/ l& [2 X! C. ^' L$ A3.配合地點：以台北縣市為主，因方便討論
4.專案預算：依接案方報價
5.注意事項：       

【所需專長】        熟悉繪製電路板，並需洗板子與將Sample PCB製作

l690527

去過的
; z; _( h- u$ E' {) K* J+ n9 y/ X+ Y
' y" {( L+ \: o7 z  E$ }. o! N' o, m6 C詰鎧科技
9 a1 O! j# ?/ X細拓科技
4 v8 q+ J  M1 p1 h摩爾科技
% |3 C9 Q- j/ b7 Z雷X......

ranica

Sr. Layout Engineer /Staff Layout Engineer

2 s( q- m$ b$ ^: K, T* D公      司：one famous IC company
2 m4 M$ C- R4 D$ G; x, p& e" J工作地点：上海
1 i1 i3 m9 X: g, `$ `/ i
Job Requirements:  
-Work with circuit designers to build physical design floor-plan;  
1 `7 s# O" K8 z2 l0 P3 P% T% V" t-Complete the physical layout design with the constraints of circuit design requirements;  
-Verify the physical layout design to meet both circuit design requirements and process requirements;  
. k; o& G( `9 d2 X-Use the advanced technologies to improve layout design quality and efficiency.  

Qualifications:  
; p; C  f, U! v" ~-College degree (or above) in Electrical Engineering or other related engineering field;  
' Z% j4 E0 f. ?9 ^-At least 4 years experience in layout design field with rich tapeout experience;  
- X  J0 M3 m0 F7 c2 ~-Good understanding of basic electronic principles dealing with circuit and layout design;  
3 P8 `# C4 L8 s-Familiar with IC layout methodologies, flows and CAD tools such as Cadence virtuoso layout, Caliber physical verification;
-Prefer experienced in PLL and IO design  
; h8 _' v6 C$ Q' J2 _  A3 _! Y-Patient, A good team player, Good communication skills;  
-Can communicate with both written and spoken English.

jcase

1.根據數位電路結構和所用基本邏輯單元的特性，類比分析電路的邏輯功能、延遲特性以及電路中是否存在冒險競爭情況等。
; v" c$ |# B' Q8 P2.根據電路拓撲結構和電路中所用的元器件參數，類比分析該電路的直流、交流和瞬態等各種特性，並進行靈敏度分析、成品率類比和最壞情況分析等特殊類型的分析。
* e3 R4 t; L, S" m# d0 K7 g. i3.設計某些特定類型的電路
" D( n+ W/ A; U7 Z2 e" c4.自動佈局佈線功能
5.對繪出的電路圖進行電連接規則核對總和各種統計報表生成等
" c) J) n9 {7 Y; R( c/ e- \& \6.將多種型號的器件符號及特性參數值存放在資料庫中，並可擴展資料庫內容，添加新的器件符號

" ~! x7 p, v- r) n# i) x
合作面議。能者與意者請email研發簡歷與chip123聯絡。