|
大家好2 b E7 _4 r( K
( r) d$ I: Q/ Y+ }
在完成晶片的core之後要打上PAD去做靜電防護! Z( o$ h w+ A8 C
0 L y* ^! S# w. K6 ~% H9 W7 U3 h
但是我的VSSE PAD的接地端卻短路到所有AIN_18的port
% Y. c6 h+ `, x0 s0 q. k, ]# L5 \' N! Z. `5 E9 k- q* S! {' M1 k& C- }
造成LVS驗證顯示短路
+ N3 K3 O7 Y$ u) B2 l0 j7 j7 X8 z# \: `% j" j
因為用的是TSRI給的library( o" D% `* s% y- ^% v2 m
, X/ A7 S2 ]$ T$ ?4 Q1 \4 |發現他們的AIN_18接口好像會直接短路到ESD的gnd @@(從layout 的佈局圖匡起來的虛線判斷的
( `9 R( b) J% A+ s8 |' {8 M7 K' f u5 X( t6 P9 X7 ]- V
而且製程檔中給的一顆範例layout我也跑不過LVS QAQ
) C: q% L( _# l
- K" \) i8 h- Q1 R4 D9 }' }是stream in 的時候就有問題了嗎?5 F3 J' Z5 c' A5 D; N* o
I$ V2 J+ f0 z0 N3 f! ]: x請問有人有遇過類似的問題嗎 謝謝大家![](static/image/smiley/default/cry.gif) |
|