|
請問各位大大近日有更新virtuoso! k: ]' c( K% q. d/ ~5 C$ ]
更新後跑LVS時卻抓不到port + G) Y; X4 J2 s& x+ i
LAYOUT 都是使用drawing畫並且已經有設好label(使用TEXT)和打在ME12 N Y1 X, l2 R, K3 r" R& j4 J
$ f/ y: R, E1 Y* U0 @* y我有試過改成pin 也是無法/ B _4 \4 r) Z) }# r
(在virtuoso更新前是使用TEXT是成功的)3 P4 c% d" O' {
也有比對layout 和 LVS 選項看是否跟更新前一樣都確認一樣 跑LVS後依然抓不到port
: G: X, M* v J& `
7 J3 S6 C- ~4 Y6 ]( G, g7 W6 I3 O+ I/ l) N4 z
& t) t9 t( {* H# p$ Z* E8 a空接label 照理來講會寫 某port未連接在導線上
" X9 H2 S3 {0 r4 `* d! ^' n% {" z但是目前連警告都沒顯示& R# P# s) |2 S* {5 L0 |
所以確認 他是沒認到TEXT這東西( `* Y, x$ a& r. w" K- e# ^
7 i4 c& E9 p# o. J0 B
+ }. m" `7 @2 x; ?) J4 b: m
- z* F+ i/ j! D( s$ s
網路爬文雖然有很多人討論抓不到port問題- |/ Z" P! p: F% M
但是很多解答都是選錯purpose 或者 直接忽略port2 y7 D2 }' F9 E. X7 p
所以想問各位大大該如何解決 謝謝!!
% E8 W. a" z9 u0 \1 i @6 q- \8 a
目前是以inverter測試. \+ l; w5 Q+ |+ N% r
輸入輸出腳in out# R% j6 x& ~5 \* I; y& W
電源接地 vdd! gnd!. a7 v, b8 S9 @' e* z9 v$ T
6 e& J9 o, Y( \( ]2 d) c5 ]3 x2 ~6 o5 K4 J' F; x& \
錯誤訊息:0 o j0 s* M" d. }. x8 Y" u! [; e
WARNING: Invalid PATHCHK request "GROUND && ! POWER": no POWER nets present, operation aborted.6 L0 L% v6 v$ p: s' b
WARNING: Invalid PATHCHK request "POWER && ! GROUND": no POWER nets present, operation aborted.) h2 U0 H& }' @5 N
WARNING: Invalid PATHCHK request "! LABELED": no LABELED nets present, operation aborted./ ]& D7 z; V* j/ [7 Z+ \
WARNING: Invalid PATHCHK request "! POWER && ! GROUND": no POWER nets present, operation aborted.
8 J# {- [/ {! K) h# v--- WARNING: POWER, GROUND, LABELED or TEXT nets required by ERC operations do not exist. See ERC section of the transcript
- T# s+ Z" [4 W3 }0 ?" Z# L& [1 O8 I4 c8 b
2 G. u# {" b, x
* _) ^5 j& v/ h) k* Q4 }# G1 W% G1 @) ~, x* W6 F3 r" x( p# ]
|
|