請教有關調folding_cascode 放大器的訣竅

st80069

上面是在下正在做的差動放大器，正遇到瓶頸中...冏
( }% G) ?2 Z* \; c( B3 I6 i6 Z在下初入門，設計跟理論之間有極大的差距.....
; ~! v: m, G( }/ n0 c3 \8 h, C在下私心的設計方法，讓M1的電流愈大，則GM愈大，M4，M5的電流愈小，則ro愈大，
所以努力調整小Vb1讓|VGS1|的值愈大，調小Vb2讓I5愈小，
等到M1到了飽和與triode的極限的時候，再調小vb3至適當值
, b! D  F8 [) `$ v( n' d: N" c
增益是有如在下所預測的上升，不過....頂多卻也才達Vout/vd = 120....
但我的差動放大器想要作為運算放大器用，甚至要運用在regulator上，增益必然要K以上的單位吧(莫名的肯定)，
/ L4 K( G; e6 E- `在下使用的是65nm的製程，所以VDD是1.2V，
8 u* f5 i1 G; S$ P% |9 r6 A- r而我VCM的值則是固定在0.6V，
: r9 G! K; A4 e4 ]看別人範例的OP，也都是把VCM固定在VDD的一半，所以在下也有樣學樣，但卻也不知道原因，
) `. v& V2 w- n9 A! [- F
" c2 t5 t* e2 b: k! U5 t所以有幾個問題跟訣竅想請教各位大大，
1.VCM的值真的需要固定在VDD的一半嗎??

: W* n7 P; O3 H4 ^2.folding cascode的OP，大大的步驟都是什麼?先調整Vb3，在碰Vb1，再調Vb2?然後再考慮是否調寬長比?
$ C1 m6 Q0 e& }7 j% F) I
) R' B$ X) L9 t2 I" ^$ l3.寬長比初始都是先怎麼設的?例如我就會先設所有MOS的L都一樣，之後只調W不碰L....
( G* }' L% r  s( O6 o; \
2 V# q+ u! B$ V! `. o  m大大可以跳脫出我的問題自立一格的回答喔~~因為可能我的問題在大大們面前是等同大學生看小學題目一樣...
0 x1 \" A9 Q8 {" W8 [* ]  y希望各位有經驗的大大不吝指教(跪拜)~~

hiyato

有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
附上他的paper讓大家研究看看。

遊客，如果您要查看本帖隱藏內容請回復

st80069

PO上小弟的hspice好了
***********folding*************
.prot
# ?/ G, ^- l, e! d# g.lib 'xxxxx.lib' TT
.unprot
* R# ~4 Q: d* z, T) Z% y) B- I) J.globle VDD
; D: n+ k+ G0 v0 V5 K; x/ K! ]; f.param Lp=0.5um Wp1=5um Wn2=1.2um Wn3=1.2um Wp4=2um Wp=8um
8 p: y& B; |2 W4 S5 u5 m& s***********description****************
*****************
' v! f) Q9 o! B# rVDD vdd gnd! 1.2V

VB1 vb1 gnd! 0.74v
5 H# Y5 F0 f& e+ o7 a7 ?# FVB2 vb2 gnd! 0.4v
VB3 vb3 gnd! 0.38v
3 V/ ~: H9 O- M3 [# J
VCM vcm gnd! dc 0.6v
! X$ M- p/ [5 v$ W% B2 UVD vd gnd! DC 0v AC 1v sin(0 0.5 10k)
*VC vc gnd! DC 0V
4 y3 p1 i6 r* f+ Y3 Q7 e& Q, jEIN+ in+ vcm vd gnd! 0.5
EIN- in- vcm vd gnd! -0.5
*****************
  z: F: p$ E) y1 c
5 h! O/ F/ I+ h# z* y' g2 hM1 n1 vb1 vdd vdd xxxx L=Lp W=Wp
M2 n3 in+ n1 n1 xxxx L=Lp W=Wp1
4 e& d- t. u: @* N; ZM3 n2 in- n1 n1 xxxx L=Lp W=Wp1
M4 n4 n4 vdd vdd xxxx L=Lp W=Wp4
- Y$ e6 p1 F; q, y% y7 OM5 nout n4 vdd vdd xxxx L=Lp W=Wp4
M6 n4 vb2 n2 gnd! xxxx L=Lp W=Wn3
9 d6 |& ?, [. k& V% V  p5 C% UM7 nout vb2 n3 gnd! xxxx L=Lp W=Wn3
M8 n2 vb3 gnd! gnd! xxxx L=Lp W=Wn2
* [0 \6 G# X8 }* _; ?3 c9 K7 O+ Q3 s9 zM9 n3 vb3 gnd! gnd! xxxx L=Lp W=Wn2

, `: I! b5 P- j. i  N***********analysis*************
************output**************
.op
' p9 _" o  q2 M9 _- Q. _.option post
.tf v(nout) vd
.end
3 U& l+ M* K1 S9 p8 B; O
4 Y4 b" ]3 [) o. u. H      v(nout)/vd                               = -115.0583
0 b0 `) x+ ~/ t+ E9 V      input resistance at             vd       =  1.000e+20
" J, j8 F3 k$ j6 S      output resistance at v(nout)             =    1.0725x
  |, Z. f9 A. }* Q9 G$ `( X增益只有115.... 要怎麼才能升到1k以上勒??

' ?& r/ D+ i- U[ 本帖最後由 st80069 於 2008-5-18 02:02 PM 編輯 ]

vince

one stage op with gain 40dB
差不多極限了

st80069

原來如此...原來是到極限了...
8 T3 L8 Z0 O' o4 ?/ ^因為小弟的解釋跟說明，造成指導老師誤判成後面的部分屬於LDO，
% y8 D- A5 ^1 R結果反而調不出我要的值，
# }+ y9 j+ f( a# m: y小弟也跟同學討論了許久，以為會不會那張圖就是整顆OP，所以也開始試著從two-stage的方向下手
5 G1 A! K% A! B8 p5 q
4 \. v' B: z0 \+ Z
: _. i- L2 T9 Y4 d* J# T' b多虧有vince大大的肯定，小弟才敢放手去做
  J  N% {5 i& A' t! d
2 g$ F3 a, p- j: b$ t$ _不過，現在卻又遇到個難題，
電壓值該怎麼調，或者W/L該怎麼分配，
才能讓Mdrive的部份便成SATURATION??
; C( d$ f7 `7 b0 W, w調了整整一個下午，linear就是linear，說不變就是不變....
M5的VDS怎麼壓就是壓不下來~~~在煩請大大指教囉~~謝謝~~

mbission

MDRIVE的VGS電壓會depend on負載所需的電流(如果負回授成立的話)
7 h! L5 h+ W7 b看起來你是MDRIVE的SIZE(W/L)不夠大,導致你要驅動負載時,GATE電壓會一直往下拉
. D; M4 k+ T: W3 H' d你可以調看看

vince

能不能說明一下regulator的load是什麼?
0 P4 a# N' h5 ~- w# v因為看起來是IC內部的power
& V# d: g+ g% S2 {* E需要多少電流?
regulator 的load regulation spec是多少?
第一級OP bias電流多少?
這樣比較好提供意見　

kevin

thank you for sharing this material

st80069

謝謝mbission 大大，所以調W/L就可以改變VTH?原來vth會這樣改變的...嗯嗯，我明天去實驗室試看看。
謝謝hiyato大大提供的PAPER......
回vince大大，
load預計是SRAM ARRAY，是作為SRAM的供應電壓用。
剩下的...恩，也不太清楚，似乎是自己設計....
所以...就想說先以增益為目標....

+ Q( b! Q: Q' ]9 D7 Z[ 本帖最後由 st80069 於 2008-5-21 12:50 AM 編輯 ]

mdtjason

有資料可以參考嗎?
感謝大大們的分享~~~~~~~~~~~~~~`

賴永諭

output應該可以往上再疊一級PMOS load,gain 會不只40dB吧 !!
9 g, C. {2 y( j, y1 o: A6 U2 j當然會犧牲headroom

finster

如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load driving只有一級,而n-load driving卻有兩級,這個樣子會變成往上的阻值比往下的阻值小很多(除非你在size部份己經留意到了,而且己經調到最佳化的情況)
不然,gain值應該會被限制住,而且是被p-load driving給限制住,如此一來,不管怎麼調,應該都會被限制住

vince

1. finster說的是對的  可是以你的應用不應該再把PMOS cascode來增加gain
   原因是kbgriver所說的  
2. 以你的應用來說 你不清楚load current 是多大 甚至你的load current
  z7 w# b8 ~8 Y" M. ~" T4 {4 V   是會一直變的 當你的load current 太小的時候 cascode 的pmos應該會跑進linear region
  t2 F: W1 V; [0 D+ D) s   做了也是白做
3. gain大有他的好處  可是over design只是增加自己的困擾
   所以你應該是要去算一下你到底需要多少gain
4. 如果你是學生  而這個不是你論文的主要部分
- ?% @( |5 ]  K& P" ]5 s   那我會建議你用更簡單的架構
   甚至把frequency compensation 改成用外掛大電容的dominate pole compensation
: O! s* q/ B: Y/ a- x   除非你的很清楚你的load是什麼  你的頻寬是多少 不然你目前的compensation是有危險的
; j5 i9 a4 q& D# ^8 W" \# ?5. 你的VCM就是你的Vref 不是1/2 vdd
6. W/L 不是三言兩語可以說完的  不過  少用最小L就不會太離譜了
+ U0 X5 |5 \- b4 a1 W7. 指導老師誤判  =>  你有找對老師嗎?? 找沒經驗的老師做類比電路  請保重
8. 今天話有點多  不好意思

squallscer

XDD
不會拉，vince大大見解非常的寶貴唷！
更謝謝finster大為我提供的建議，
看到各位大大為我解答，讓我求助無門的情況下感動非常了
# P4 E$ C) X* B2 S" c. B恩，我現在就試試各位大大的方法，跟建議，
我試完後的結果再跟各位大大報告！
謝謝大大們的不吝指教....
(話說....我的專題老師....可是很強的老師....與其說造成他的誤判，還不如說他因為趕時間，而我的意見又很多，他反而覺得都有可能，只是他傾向試上面的方法...對老師真是萬分抱歉啊)

8 w3 U0 q# g* \' V; b恩恩~~~對喔~~~Md處的地方，看RAZAVI後，就TWO-STAGE來說，應該再底下再接一個NMOS，給他負載，並且提供電流...
& |; [3 P" w2 I3 r5 Q! j( C而我這部分如果以TWO STAGE的觀點來看...好像根本不會有直流偏壓的樣子....
除非如vince大大說的知道LOAD的大小跟電流經過...而小弟LOAD處，是顆sram...
0 O" T' f; ?( d1 s! F+ @; E小弟由此推得...後面是LDO當接OP正端回授後的產物了....哎呀呀~~~

9 T8 Z% U9 x) N# A) M: j, S% x[ 本帖最後由 squallscer 於 2008-5-22 09:42 AM 編輯 ]

st80069

咦?
+ U0 \& ~8 Q  `/ x9 k話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
' R, Z, {7 Z( J& A6 I* I(昏頭)
& F& |! i2 A8 L( X  I' v% K' t抱歉抱歉....
, H9 h7 h4 x! \! k% J" ofinster大大說的....是指沒有MD和MC時的設計嗎??
( V; ^: D# g# M恩...那應該是我的寬長比設計的問題了...
  z" T1 Q7 O) {8 M' g2 Y# n' Q我重新再重推做一次...

/ [& u1 {) j9 A( P4 k* |[ 本帖最後由 st80069 於 2008-5-22 09:51 AM 編輯 ]

jerryyao

原帖由 hiyato 於 2008-5-20 08:35 PM 發表
有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
% l' x# r0 |) W# \( T" N, U; D% x4 d附上他的paper讓大家研究看看。
) @/ e, L* q( b& `" t; X& F8 `) N**** 本內容被作者隱藏 *****

regulator領域是我的下一階段要做的目標，看別人推薦的paper比自己是找有效多了。
要錢以後再說。

( O4 [7 R, }/ J: r; o[ 本帖最後由 jerryyao 於 2008-5-22 01:26 PM 編輯 ]

finster

原帖由 st80069 於 2008-5-22 09:46 AM 發表
咦?
話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
3 d# a$ J4 T! i/ x2 q3 B) `6 l(昏頭)
抱歉抱歉....
/ x* T  I* J4 Q2 J2 kfinster大大說的....是指沒有MD和MC時的設計嗎??
恩...那應該是我的寬長比設計的問題了...
4 J0 Y9 x4 i% q/ e. E/ o我重新再重推做一次...

) P( L: |9 S8 f, t

9 N2 \7 P  v: ~  Y1 p
不了解你指的MD和MC的縮寫意思
我個人在設計fold-cascode時,其實會先設計bias電路,因為bias電路會間接(有時候是直接)決定fold-cascode的performance
因為,我以前曾遇過當我發覺到我的OP的gain己經調不上去時,我以為己經到極限了,後來在檢查我op電路各點電壓時,才驚覺原來是因為我的bias電路而限制住我op的gain,難怪我的op的gain一直上不去
# w' c4 y9 h% @8 K自此之後,我才學到原來bias電路對op而言,也是一個很重要的設計重點,而這個bias電路,卻是很少人有花心思去看的

st80069

喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
: t+ m1 ]7 P9 w( ?小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
很謝謝kgbriver的寶貴意見~~~
看finster大大的解說，
0 e! X8 R5 {  y1 ]+ ^; Q7 h0 z4 {發現OP的學問，還真是多....
% i( r( q' N6 }, d. V, _8 x唉...小弟新生入門，很多問題，還請各位大大們不要見怪~~~很謝謝大家~~

0 ~% E9 K: X8 g" R* s1 S從上面感覺起來，finster大大是先給定電壓囉，然後如果沒達到飽和，就只調W/L比?

恩.....原來如此...
今天發現了一個問題.....小弟的功率真是省到了一個極點....
電流總共才20u....致使M6，M7的gm小的可怕，增益因而不能提升....
$ J( D/ R/ E3 w" }% V# Z* ?也就是說，如果能維持電流情況下調升W降L把gm7上升10倍，就能達到60dB了，YA~~
6 @% e, _. K* o2 [) l. x結果失敗....
& z& _% }$ g5 G* V: Y  i真是牽一髮而動全身....一調就全部變樣....SAT，LINEAR都要重新....
大大們的精粹，小弟一時還真是難以上手....真是對不住啊....(慚愧)

finster

原帖由 st80069 於 2008-5-22 10:50 PM 發表
喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
很謝謝kgbriver的寶貴意見~~~
" G* O% c3 w! Y看finster大大的解說，
發現OP的學問，還真是多....
( j; W- n& H) [5 D唉...小 ...

2 y8 d7 ?' j1 V" \
: I0 `3 F$ G$ _
& W5 `% P3 L# M' B我想,你有點誤會我的意思了
在設計op時,尤其是folded-cascode op,我建議一定要把bias circuit加入一起作模擬,若是直接給一個定電壓作bias雖然也是可以,但遠遠及不上實際的bias circuit來得好,而且bias circuit所產生出來的電壓未必真的是定電壓,它也會隨著製程,電壓和溫度而有所變化,所以folded-cascode op我個人是強烈建議要加入bias circuit一起作模擬
+ K4 A# I( X! {+ o+ ~2 r" \而我前面所言,有時候bias circuit也會是限制住op的gain和phase margin的一個因素之一,因為bias circuit若設計不好,也會影響op

st80069

原帖由 finster 於 2008-5-21 02:03 PM 發表
' X; Y0 K; I1 C如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
# @! }5 a; j2 X! z' w' W而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load drivi ...

9 V! e8 s& Q( b嗯...3天來測試發現...結果，如果只有一級，那電流鏡那端的電流就必須極小，彌補不夠的電阻，不過...卻也為了彌補...結果導致gm7的值極小而必須加大w，或者固定小電流，gm7ro7(ro9||ro2)同時放大寬長....
哀....然後面積就變得超大超大....