CIC支援Web介面模擬加速器的SoC/IP設計快速雛型驗證平台

masonchung

隨著設計複雜度的提高， 實現電路所需的
閘數隨著增加，伴隨所需之輸入測試樣本也就越
3 g4 j$ s" D4 c. g" Q  T0 X多，而如何在短時間內完成功能驗證(Functional
Verifi cation)就成為整個設計流程的關鍵所在。傳統
電路設計功能驗證方法是以RTL電路模擬軟體為基
礎。但隨著設計複雜度的增加，傳統RTL電路模擬
方式需要用電腦去計算更多的邏輯閘，需要更多的
6 x0 b7 y+ p9 _, \/ P) |模擬時間，以致於模擬驗證成為整個設計流程中最
費時的一環，進而成為設計流程的瓶頸。國家晶片
$ I" S( q! W( R+ _系統設計中心(CIC)為縮短SoC/IP驗證時程，引進了
Aptix公司之System Explorer-MP4CF硬體仿真平台
作為模擬加速器(Simulation Accelerator)，以提供
更有效率的雛型驗證仿真平台。該SoC/IP雛型驗證
仿真平台功能雖強大，但操作流程卻需整合了眾多

遊客，如果您要查看本帖隱藏內容請回復

# M& B. h# Q5 Q: k4 k4 B
; n; \$ S1 G1 z4 C  {8 j! ~/ g[ 本帖最後由 jiming 於 2007-7-3 10:58 AM 編輯 ]

_eric

what's the attachment? paper from CIC? I wanna down it

sieg70

what what what what what what what what?
: Z' ?2 y, Z  \# l5 Z1 r+ H  [
看來附檔是國研院刊物的技術報告了

主文是講 Aptix 這一台掛掉一半的平台
7 P) z, i# x1 ~, g雖說可以用來作系統驗證, 不過, 感覺還是不如ARM原廠給的 Integrator或是Versatile platform方便

主要特色是能擴充其FPGA模組, 用N棵FPGA模組去驗證一個百萬gate數的IP
提供了一個軟體可把這個IP給partition到這N棵FPGA
6 \" U8 ]3 N, H& g# I: M8 Q但整個design flow還是要靠ISE及FPGA synthesizer才能work
整個flow感覺有點勞師動眾的

6 I! [6 Q& P8 z0 o+ N  g: z) T但若設計的IP真有那麼大也不失為一個選擇
, [' W1 D' x' v& r, J
) T8 Y9 s- q9 j只是在現在FPGA容量越作越大, Aptix上的FPGA模組記得是用Xilinx V2系列
# a* X' G# g5 m% P$ q: L; Z% q所以去學這東東的價值就很值的商確了

[ 本帖最後由 sieg70 於 2007-5-31 03:22 PM 編輯 ]