IC Layout外包需求

frankie0315

[好康相報] IC Layout外包

dear all ,
2 e# B2 @0 {  T# e+ @5 I
! v/ M% {9 }3 g) e% v) d8 K& f8 n請問有誰有接ic layout外包案件 ,

目前需求 2位駐場人員, 時間為 11月中至明年一月底.

, U4 Q; K' F0 k1 N8 x: F! `) s- \2 [" p需要進廠支援, 若是有相關的訊息煩請提供.
% C5 |, d1 q" d3 ~' j
" \" d" i' W: l0 p8 o請各位幫幫忙

# q5 n' F9 |2 F% u  }thanks
$ C; K( A1 h& ]+ s. W  Z; e) X
0 {$ G! r( ^  I: ^& {9 f9 |Frank

ranica

模拟版图工程师
公      司：A famous IC company
工作地点：苏州
1 O8 V& x: B. g4 m$ [
4 y. q7 ~4 ^5 {. i职位描述
: a* y3 r' w. D+ E1 i; w, e工作岗位: 模块级模拟电路版图设计,包括物理验证.

' S7 `( W5 ]; _- K职位要求:
) R6 {+ E6 u) K1. 模拟IP版图的规划和版图实现. 理解原理图到版图的转换过程.
2. 熟练掌握物理验证,包括DRC/LVS/LPE/ANT等的检查原理和过程.
3. 能读懂和编写物理验证规则和检查教本
' _  \3 V) W% ?& B" J4. 有实际设计若干模拟IP和流片验证经验,
5. 学历本科或以上
. d( y; Q' ^5 g6 x5 v. q+ h' I6. 一年以上模拟版图设计经验

ranica

数字版图工程师
公      司：A famous IC company
工作地点：苏州

% ^9 i. a: F  {. w' K: i3 p职位描述
$ A6 N" y$ t( n! O4 _/ J工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.
( p  F8 r- |5 I* k; j% p
) p$ I: U* g  E+ i6 A职位要求:
6 }# u  S9 @; a& g1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程.
2. 有数模混合芯片物理集成经验.
3. 有低功耗设计经验,使用过UPF和MMMC流程设计.
. C$ C2 K7 T8 U; [& o, Z+ {4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历.
5 C& s- p; Z; K5 S! W5. 积极主动,团结合作, 有独立解决问题的能力,
/ D' H3 O3 u/ I- X" P6. 学历本科或以上
7. 两年后端工作经验

ranica

Senior Layout Engineer
公      司：A famous European IC company
工作地点：上海
. _4 J" O# H% O8 W3 o
( x! {# \" p9 M% J% UJob description  
& r) D; P' r+ `0 u( x+ p- layout of analog building blocks  
- place & route of digital circuits  
- floorplan and toplevel layout  
% M% U- Q2 W8 G! ^/ b- bond sheet assembly  
' u5 Q+ M- \" K; [. y, D' O- layout verification and finishing  
- coach junior engineers  
0 g) F3 T" j1 [3 h- F3 `- j
5 z& K! [( [) VRequired knowledge competencies and attributes  
- master or bachelor degree in microelectronics  
- > 5ys experience in IC layout  
- good understanding of semiconductor physics  
- experience in full layout flow  
- experience with Cadence/Mentor based tool chain  
. f7 f- {9 J" @5 b+ J' K- very good communication skills  
- flexibility and good capacity for team work  
- foreign languages: English, German (not a must)

ranica

FAE
公      司：NO.321-A Semiconductor Company
2 M! Y0 ~7 k" C7 ]5 f5 `) k工作地点：厦门
+ n- N8 N/ _/ L
岗位职责：
& v! A4 ]7 L7 o5 `2 M! A  t1、协助市场部参与芯片的定义、评估和市场推广
2、负责客户方案的设计、demo 板的设计及生产
3、解决客户反馈的各种技术问题
4、重要客户的项目设计及协助电源产品的生产
5、代理商的 FAE 培训及管理
6、完成销售部申请的 Demo 板
: o- I9 M0 O5 V% d9 n% r( D
# `/ R9 r  N& t4 J6 x9 J1 P- |. P任职要求：
5 j, f0 |, R3 K& g8 V7 f4 a6 f9 y1、大专及以上学历，计算机及电子、通讯等相关专业毕业
2、在开关电源领域2年以上工作经验
  @- I' m7 z; K7 {# q+ d3、扎实的电路理论基础，能熟练应用电路知识设计各种电源方案
9 N/ o% G5 {& `7 G4、能熟练应用Layout、电路仿真等相关的计算机软件
" u: M& ]+ I0 |5 h: [( f5、较强的电路调测经验和动手能力，能熟练使用各种常用的电子仪器
6、具有良好的沟通能力和团队合作精神

sophiew

模拟版图工程师
3 M; O  d9 i' t8 }7 q5 @' ?公      司：A famous IC company
工作地点：苏州
. \1 j0 [; c) `* T! e
职位描述
工作岗位: 模块级模拟电路版图设计,包括物理验证.

( g" Q1 c: J1 _# x) J* N职位要求:
- }; k* R! ?% e1. 模拟IP版图的规划和版图实现. 理解原理图到版图的转换过程.
2. 熟练掌握物理验证,包括DRC/LVS/LPE/ANT等的检查原理和过程.
3. 能读懂和编写物理验证规则和检查教本
4. 有实际设计若干模拟IP和流片验证经验,
' e# f- M8 @. k( d# I0 D5 K5. 学历本科或以上
0 M+ D3 P! y7 r) r4 A6. 一年以上模拟版图设计经验

sophiew

数字版图工程师
$ W% w3 n6 j9 r! d: p公      司：A famous IC company
工作地点：苏州

职位描述
工作岗位: 芯片级后端设计,包括与前端工程师配合完成布局布线,时序收敛,物理验证和完成流片.
' P$ ]* ?4 H- i. G& w/ }
职位要求:
- c" M. [( E% _% Y. `* H4 f1. 深刻理解数字后端流程,如 芯片全局规划,时钟树,布局布线,信号完整性,时序收敛,物理验证,以及流片过程.
2 T: B: s; P0 E8 i0 w8 k+ d2. 有数模混合芯片物理集成经验.
3. 有低功耗设计经验,使用过UPF和MMMC流程设计.
4. 作为负责人设计过深亚微米(65nm或以下)芯片级设计,并有成功流片经历.
5. 积极主动,团结合作, 有独立解决问题的能力,
. ]0 N( x7 W1 W) O2 m6 B. E6. 学历本科或以上
7. 两年后端工作经验

jcase

【專案詳細】       

讓接案方清楚了解專案內容可篩選出更合適的人才、大幅提升成交率；建議您依照下列格式詳細填寫！
& c/ y6 I% s# A! L  H! p
1.工作內容：發包電熱片溫度感測電路，需含電路設計，電路圖繪製，零件選購與Sample PCB製作
2.配合時間：2014/5/1 ~2014/5/30
) ]. t0 G" h- Z/ D6 m2 Z9 S4 S3.配合地點：以台北縣市為主，因方便討論
4.專案預算：依接案方報價
( w. G' Q' d& G0 j0 l" R4 N5.注意事項：       

【所需專長】        熟悉繪製電路板，並需洗板子與將Sample PCB製作

l690527

去過的
8 h& p0 p5 L: G: B5 G2 H+ @
詰鎧科技
細拓科技
2 D: d( l5 y, s1 I  \% l$ _  a8 ^, i6 e9 [摩爾科技
雷X......

ranica

Sr. Layout Engineer /Staff Layout Engineer
; d* Z9 H% R6 |- [  C8 d, h  w
公      司：one famous IC company
工作地点：上海
& E4 b) [  M/ f
Job Requirements:  
" C  K: {0 S7 r4 H9 v-Work with circuit designers to build physical design floor-plan;  
% w5 _: Q. K6 F1 }5 Y-Complete the physical layout design with the constraints of circuit design requirements;  
-Verify the physical layout design to meet both circuit design requirements and process requirements;  
-Use the advanced technologies to improve layout design quality and efficiency.  

Qualifications:  
-College degree (or above) in Electrical Engineering or other related engineering field;  
: ~; m* |) \* _2 E$ A! {: h6 k-At least 4 years experience in layout design field with rich tapeout experience;  
-Good understanding of basic electronic principles dealing with circuit and layout design;  
8 E# x" U3 V5 n" ]-Familiar with IC layout methodologies, flows and CAD tools such as Cadence virtuoso layout, Caliber physical verification;
-Prefer experienced in PLL and IO design  
  x# n( _7 Y/ s, y6 y7 m* F-Patient, A good team player, Good communication skills;  
1 \8 n% {8 f2 ~4 i" p-Can communicate with both written and spoken English.

jcase

1.根據數位電路結構和所用基本邏輯單元的特性，類比分析電路的邏輯功能、延遲特性以及電路中是否存在冒險競爭情況等。
2.根據電路拓撲結構和電路中所用的元器件參數，類比分析該電路的直流、交流和瞬態等各種特性，並進行靈敏度分析、成品率類比和最壞情況分析等特殊類型的分析。
. e4 \# a0 z4 o1 l3.設計某些特定類型的電路
4.自動佈局佈線功能
5.對繪出的電路圖進行電連接規則核對總和各種統計報表生成等
0 L. a, W! F( c, @. Q: j* n& K6.將多種型號的器件符號及特性參數值存放在資料庫中，並可擴展資料庫內容，添加新的器件符號
( L3 c! p; C1 ]* D+ m

合作面議。能者與意者請email研發簡歷與chip123聯絡。