應用於系統晶片之矽智財共同驗證與快速雛型技術（SoC Technical Journal)

masonchung

隨著製程的快速推進及積體電路（IC）設計
# t6 u8 A9 p* e8 ~複雜度之大幅增加，系統晶片（SoC）及矽智財
' E8 e- O& b: J# R2 {7 n; O! b5 G$ i（IP）已成為IC 設計領域逐漸流行之趨勢。從
傳統IC 設計邁向前瞻性之SoC/IP 設計之際，設
% ]7 o* e3 i7 x8 C計者會面臨設計複雜度增加，而導致驗證時所需
給定的測試輸入數目增加、模擬時間加長、以及
整合不易等諸多挑戰。因此，如何建立一個百萬
. @3 _. [/ S* w: A, N* B邏輯閘以上之SoC/IP 快速雛型驗證平台，以期
能夠有效的加速產品開發週期，同時降低成本、
風險與增加產品開發第一次就成功的機會，實為
刻不容緩之事。
% e8 ?; g0 }$ L. S9 ^/ r同時，為降低成本與趕上產品市場的週期，
$ p/ B# H/ E' G; p5 I4 d許多晶片製造業者轉向求助於具有已驗證過的
Hard IP 及Soft IP 的IP Provider，因為相較之下，
% b5 U7 j: ?& ?Hard IP 與Soft IP 比較具有彈性，他們不但可以
3 L4 o9 m: L+ \+ ^! r# X: J) u透過不同的Foundry 廠製造外，還可以經由最佳
  Z3 n8 ~8 ]$ }3 Y化使IP 在產品的表現上更加淋漓盡致。儘管此
) w1 A5 F# O" J1 M( v) c做法可以大大的減少新的設計在成本及產品市
. @* c. J& w2 I) r3 }/ x. N: R# e. n場週期的風險，但如何能成功的將IP 整合的關
) {/ ^+ C- {9 R: f鍵問題仍待克服，因此造成快速雛型技術（Rapid
Prototyping）應運而生。
閱讀權限 10

遊客，如果您要查看本帖隱藏內容請回復

9 m8 N% v8 Y5 h1 x. i$ W

遊客，如果您要查看本帖隱藏內容請回復

. h1 C. H' M4 T# r" h. k
[ 本帖最後由 jiming 於 2007-7-3 10:58 AM 編輯 ]

phoenixfeng

i love it very much, rapid prototyping is so important that it's valuable to research on it
as far as i know , the cost of rapid prototyping is large, but it is smaller than the cost of
4 `$ B( e" ]7 f, a7 t, Pproduct failure

henseneg

好像是很不錯的文章...下載來看看...感謝分享