請教有關調folding_cascode 放大器的訣竅

st80069

  h7 D; ~9 M( P& r上面是在下正在做的差動放大器，正遇到瓶頸中...冏
+ @5 k( f( e/ R& c7 v在下初入門，設計跟理論之間有極大的差距.....
% g; U, J7 _' M( U4 X$ d在下私心的設計方法，讓M1的電流愈大，則GM愈大，M4，M5的電流愈小，則ro愈大，
! ?, ]9 i! L# F所以努力調整小Vb1讓|VGS1|的值愈大，調小Vb2讓I5愈小，
; j% z5 m5 H" X( d( c等到M1到了飽和與triode的極限的時候，再調小vb3至適當值
, [1 e  d& k; G1 B
5 z7 z3 |0 R3 _) S6 \增益是有如在下所預測的上升，不過....頂多卻也才達Vout/vd = 120....
但我的差動放大器想要作為運算放大器用，甚至要運用在regulator上，增益必然要K以上的單位吧(莫名的肯定)，
在下使用的是65nm的製程，所以VDD是1.2V，
而我VCM的值則是固定在0.6V，
+ k- f& d' d/ `+ u; ?6 o看別人範例的OP，也都是把VCM固定在VDD的一半，所以在下也有樣學樣，但卻也不知道原因，
+ X& {% x) z- F6 ?, E! G% A
2 e% C( r5 e. q! j9 [. p5 B0 V9 m, ^所以有幾個問題跟訣竅想請教各位大大，
1.VCM的值真的需要固定在VDD的一半嗎??

2.folding cascode的OP，大大的步驟都是什麼?先調整Vb3，在碰Vb1，再調Vb2?然後再考慮是否調寬長比?
; K7 U8 J; r1 d. @
3.寬長比初始都是先怎麼設的?例如我就會先設所有MOS的L都一樣，之後只調W不碰L....
9 h, f1 d: W8 t! W" R. I! d
4 g5 }6 h6 ?: t大大可以跳脫出我的問題自立一格的回答喔~~因為可能我的問題在大大們面前是等同大學生看小學題目一樣...
9 t6 {$ K: }* j4 b& M希望各位有經驗的大大不吝指教(跪拜)~~

hiyato

有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
附上他的paper讓大家研究看看。
4 ~9 L3 c% S  J& z3 Y. z' Z

遊客，如果您要查看本帖隱藏內容請回復

st80069

PO上小弟的hspice好了
***********folding*************
. q: u& n) `3 @* i4 _.prot
, S4 [6 h$ ?, [; Y8 m4 X.lib 'xxxxx.lib' TT
.unprot
.globle VDD
.param Lp=0.5um Wp1=5um Wn2=1.2um Wn3=1.2um Wp4=2um Wp=8um
0 J% L) r+ K% k/ _5 k5 t***********description****************
*****************
* N. ]1 I0 J2 j3 X# m. i: tVDD vdd gnd! 1.2V
9 A5 h0 ]( `5 @5 B) q
VB1 vb1 gnd! 0.74v
VB2 vb2 gnd! 0.4v
VB3 vb3 gnd! 0.38v

VCM vcm gnd! dc 0.6v
6 k- z5 O4 B6 A6 [3 RVD vd gnd! DC 0v AC 1v sin(0 0.5 10k)
*VC vc gnd! DC 0V
& F& F) b; C, H& mEIN+ in+ vcm vd gnd! 0.5
5 P1 ]; s2 s4 |; ^EIN- in- vcm vd gnd! -0.5
* d5 E1 R; g/ b5 o3 q% \& V*****************

M1 n1 vb1 vdd vdd xxxx L=Lp W=Wp
M2 n3 in+ n1 n1 xxxx L=Lp W=Wp1
$ `/ }6 y0 O7 m: W4 H! FM3 n2 in- n1 n1 xxxx L=Lp W=Wp1
3 o  q! ~& {" _! l0 e& x$ QM4 n4 n4 vdd vdd xxxx L=Lp W=Wp4
3 x) U$ P7 B5 Q) r: X0 PM5 nout n4 vdd vdd xxxx L=Lp W=Wp4
M6 n4 vb2 n2 gnd! xxxx L=Lp W=Wn3
7 y! J+ ^$ _) ~, p. u6 m  k# uM7 nout vb2 n3 gnd! xxxx L=Lp W=Wn3
+ ~2 T( d" f& o0 Y8 [" ~M8 n2 vb3 gnd! gnd! xxxx L=Lp W=Wn2
. c$ ?: z2 m- a1 s& N& ^4 _8 G( vM9 n3 vb3 gnd! gnd! xxxx L=Lp W=Wn2

***********analysis*************
. B7 c2 t& Q2 N' x& i************output**************
.op
, W9 ~5 w3 {: w; Y.option post
.tf v(nout) vd
; ]% n) t" d( ?7 j.end
% U% d( U- A7 z6 ?; M: p
# U/ M0 n* {' c      v(nout)/vd                               = -115.0583
      input resistance at             vd       =  1.000e+20
      output resistance at v(nout)             =    1.0725x
增益只有115.... 要怎麼才能升到1k以上勒??
" u8 b4 t, R% Y8 n( c" E& S# i
2 Z# S% |" G: Y7 F[ 本帖最後由 st80069 於 2008-5-18 02:02 PM 編輯 ]

vince

one stage op with gain 40dB
差不多極限了

st80069

原來如此...原來是到極限了...
因為小弟的解釋跟說明，造成指導老師誤判成後面的部分屬於LDO，
結果反而調不出我要的值，
小弟也跟同學討論了許久，以為會不會那張圖就是整顆OP，所以也開始試著從two-stage的方向下手
5 V/ ]! l9 d& d9 i" g  f6 l
" R) m, t" h& v
4 y9 r  r5 D: p多虧有vince大大的肯定，小弟才敢放手去做

# ?$ g; e4 d1 @6 q不過，現在卻又遇到個難題，
" S6 N5 f2 b7 p3 I電壓值該怎麼調，或者W/L該怎麼分配，
7 A, c8 |# d& Y$ F: p才能讓Mdrive的部份便成SATURATION??
調了整整一個下午，linear就是linear，說不變就是不變....
5 a/ z9 L5 C8 ]5 K0 iM5的VDS怎麼壓就是壓不下來~~~在煩請大大指教囉~~謝謝~~

mbission

MDRIVE的VGS電壓會depend on負載所需的電流(如果負回授成立的話)
( J/ c5 f/ b* q( Q看起來你是MDRIVE的SIZE(W/L)不夠大,導致你要驅動負載時,GATE電壓會一直往下拉
你可以調看看

vince

能不能說明一下regulator的load是什麼?
因為看起來是IC內部的power
! H5 H% J$ e# r( e6 r需要多少電流?
8 X) n4 E+ ]* [. Uregulator 的load regulation spec是多少?
4 d/ r: ~9 `7 ^1 q- y第一級OP bias電流多少?
這樣比較好提供意見　

kevin

thank you for sharing this material

st80069

謝謝mbission 大大，所以調W/L就可以改變VTH?原來vth會這樣改變的...嗯嗯，我明天去實驗室試看看。
. o2 _7 k5 U% k  }8 B謝謝hiyato大大提供的PAPER......
2 J5 i: |/ p' s# w2 o* m回vince大大，
load預計是SRAM ARRAY，是作為SRAM的供應電壓用。
剩下的...恩，也不太清楚，似乎是自己設計....
所以...就想說先以增益為目標....

/ L# J3 T# r8 Y[ 本帖最後由 st80069 於 2008-5-21 12:50 AM 編輯 ]

mdtjason

有資料可以參考嗎?
3 z2 b7 ]  a' L感謝大大們的分享~~~~~~~~~~~~~~`

賴永諭

output應該可以往上再疊一級PMOS load,gain 會不只40dB吧 !!
$ `4 p) w3 R% P+ `! {$ ?% V+ N當然會犧牲headroom

finster

如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
1 y/ w5 b6 t( @6 j$ F* J; d而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load driving只有一級,而n-load driving卻有兩級,這個樣子會變成往上的阻值比往下的阻值小很多(除非你在size部份己經留意到了,而且己經調到最佳化的情況)
# `0 ~; W6 S& t不然,gain值應該會被限制住,而且是被p-load driving給限制住,如此一來,不管怎麼調,應該都會被限制住

vince

1. finster說的是對的  可是以你的應用不應該再把PMOS cascode來增加gain
   原因是kbgriver所說的  
2. 以你的應用來說 你不清楚load current 是多大 甚至你的load current
; a& @* y3 ]  H! ?/ p1 a   是會一直變的 當你的load current 太小的時候 cascode 的pmos應該會跑進linear region
# F. ^6 e7 L$ r( k/ W   做了也是白做
3. gain大有他的好處  可是over design只是增加自己的困擾
* v' }4 J. `2 \" R+ o6 w   所以你應該是要去算一下你到底需要多少gain
4. 如果你是學生  而這個不是你論文的主要部分
   那我會建議你用更簡單的架構
   甚至把frequency compensation 改成用外掛大電容的dominate pole compensation
3 X) V0 ?$ t% X  T2 f6 A: e   除非你的很清楚你的load是什麼  你的頻寬是多少 不然你目前的compensation是有危險的
) S8 `  s0 Z9 J& s- ]5. 你的VCM就是你的Vref 不是1/2 vdd
6. W/L 不是三言兩語可以說完的  不過  少用最小L就不會太離譜了
7. 指導老師誤判  =>  你有找對老師嗎?? 找沒經驗的老師做類比電路  請保重
7 L& d' o. k5 p6 T% ]9 v8. 今天話有點多  不好意思

squallscer

XDD
; x( B* m, S$ Q. G" u不會拉，vince大大見解非常的寶貴唷！
更謝謝finster大為我提供的建議，
" C7 k' U6 a6 w' r( U  b看到各位大大為我解答，讓我求助無門的情況下感動非常了
' `! A+ a; m' J9 a$ H" E+ _# T恩，我現在就試試各位大大的方法，跟建議，
我試完後的結果再跟各位大大報告！
謝謝大大們的不吝指教....
(話說....我的專題老師....可是很強的老師....與其說造成他的誤判，還不如說他因為趕時間，而我的意見又很多，他反而覺得都有可能，只是他傾向試上面的方法...對老師真是萬分抱歉啊)

恩恩~~~對喔~~~Md處的地方，看RAZAVI後，就TWO-STAGE來說，應該再底下再接一個NMOS，給他負載，並且提供電流...
2 ?( @# T! I: a& Z2 `而我這部分如果以TWO STAGE的觀點來看...好像根本不會有直流偏壓的樣子....
4 _* t& L& t2 g) ]" H/ E. {除非如vince大大說的知道LOAD的大小跟電流經過...而小弟LOAD處，是顆sram...
! W! I% M$ A$ q+ ?# B$ k小弟由此推得...後面是LDO當接OP正端回授後的產物了....哎呀呀~~~

[ 本帖最後由 squallscer 於 2008-5-22 09:42 AM 編輯 ]

st80069

咦?
話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
* ^5 A) q5 ?& U(昏頭)
2 n3 ?% J6 q! H抱歉抱歉....
, ]3 t- k& E' zfinster大大說的....是指沒有MD和MC時的設計嗎??
恩...那應該是我的寬長比設計的問題了...
# J$ H1 k1 K. ~! P: C1 I我重新再重推做一次...

2 ^* p( V1 H' z0 K+ G[ 本帖最後由 st80069 於 2008-5-22 09:51 AM 編輯 ]

jerryyao

原帖由 hiyato 於 2008-5-20 08:35 PM 發表
有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
# o, y  r2 K2 }  }( v! m' \! M. N附上他的paper讓大家研究看看。
* U% n" Z; C4 Q/ B**** 本內容被作者隱藏 *****

regulator領域是我的下一階段要做的目標，看別人推薦的paper比自己是找有效多了。
要錢以後再說。

[ 本帖最後由 jerryyao 於 2008-5-22 01:26 PM 編輯 ]

finster

原帖由 st80069 於 2008-5-22 09:46 AM 發表
咦?
' G  l$ a6 Q( H: q% Q. k& x話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
  g6 ^) c4 z2 f9 v(昏頭)
抱歉抱歉....
' f4 Q  d0 c8 x& i1 {finster大大說的....是指沒有MD和MC時的設計嗎??
恩...那應該是我的寬長比設計的問題了...
& y; i9 o6 b( C; v' I8 P我重新再重推做一次...

! P* K2 h3 ^6 c  z
/ Y% k2 B5 v2 d! `- e

- c& f/ j1 P  s# o! W7 j; C不了解你指的MD和MC的縮寫意思
我個人在設計fold-cascode時,其實會先設計bias電路,因為bias電路會間接(有時候是直接)決定fold-cascode的performance
$ b1 ]+ d4 g) b# H) t! [因為,我以前曾遇過當我發覺到我的OP的gain己經調不上去時,我以為己經到極限了,後來在檢查我op電路各點電壓時,才驚覺原來是因為我的bias電路而限制住我op的gain,難怪我的op的gain一直上不去
' o' m& k% Q; f. m: q自此之後,我才學到原來bias電路對op而言,也是一個很重要的設計重點,而這個bias電路,卻是很少人有花心思去看的

st80069

喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
8 `% Q, w% b: Z0 k& J- T小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
) [) z. z1 }+ _9 d( r/ x9 C. A很謝謝kgbriver的寶貴意見~~~
# s/ ~7 h: L4 ~  a7 f2 E% K6 I看finster大大的解說，
3 F+ O+ M3 F3 k9 u9 ?1 q( p$ L  J. U發現OP的學問，還真是多....
唉...小弟新生入門，很多問題，還請各位大大們不要見怪~~~很謝謝大家~~

) T6 e% P6 T" N5 M) b' }# t; `5 d3 k從上面感覺起來，finster大大是先給定電壓囉，然後如果沒達到飽和，就只調W/L比?
/ h3 [# C, }7 k$ b* e
恩.....原來如此...
今天發現了一個問題.....小弟的功率真是省到了一個極點....
電流總共才20u....致使M6，M7的gm小的可怕，增益因而不能提升....
也就是說，如果能維持電流情況下調升W降L把gm7上升10倍，就能達到60dB了，YA~~
結果失敗....
/ O9 d7 t' P8 _" o! F真是牽一髮而動全身....一調就全部變樣....SAT，LINEAR都要重新....
大大們的精粹，小弟一時還真是難以上手....真是對不住啊....(慚愧)

finster

原帖由 st80069 於 2008-5-22 10:50 PM 發表
# e. H9 P3 t% F8 W# G8 r喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
很謝謝kgbriver的寶貴意見~~~
+ s) i2 ?* p2 }; o4 T- i9 a' ?) b看finster大大的解說，
發現OP的學問，還真是多....
唉...小 ...

我想,你有點誤會我的意思了
在設計op時,尤其是folded-cascode op,我建議一定要把bias circuit加入一起作模擬,若是直接給一個定電壓作bias雖然也是可以,但遠遠及不上實際的bias circuit來得好,而且bias circuit所產生出來的電壓未必真的是定電壓,它也會隨著製程,電壓和溫度而有所變化,所以folded-cascode op我個人是強烈建議要加入bias circuit一起作模擬
3 i: ]1 o; N. [/ C) M而我前面所言,有時候bias circuit也會是限制住op的gain和phase margin的一個因素之一,因為bias circuit若設計不好,也會影響op

st80069

原帖由 finster 於 2008-5-21 02:03 PM 發表
如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
/ v" x1 H& g8 J/ R$ ~: i  A: H而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load drivi ...

嗯...3天來測試發現...結果，如果只有一級，那電流鏡那端的電流就必須極小，彌補不夠的電阻，不過...卻也為了彌補...結果導致gm7的值極小而必須加大w，或者固定小電流，gm7ro7(ro9||ro2)同時放大寬長....
3 v7 Y/ ~! M& d% ?4 y哀....然後面積就變得超大超大....