請教有關調folding_cascode 放大器的訣竅

st80069

上面是在下正在做的差動放大器，正遇到瓶頸中...冏
7 n2 B, @9 P9 q/ `# I1 P( @在下初入門，設計跟理論之間有極大的差距.....
. ^9 R# c7 X" I" h! K在下私心的設計方法，讓M1的電流愈大，則GM愈大，M4，M5的電流愈小，則ro愈大，
所以努力調整小Vb1讓|VGS1|的值愈大，調小Vb2讓I5愈小，
6 C0 b0 d, S0 D& K& ]- T等到M1到了飽和與triode的極限的時候，再調小vb3至適當值

增益是有如在下所預測的上升，不過....頂多卻也才達Vout/vd = 120....
3 m% V" j; ~' [* W7 T! H4 j但我的差動放大器想要作為運算放大器用，甚至要運用在regulator上，增益必然要K以上的單位吧(莫名的肯定)，
: z/ f. M* w) Z& m% [# V: |在下使用的是65nm的製程，所以VDD是1.2V，
而我VCM的值則是固定在0.6V，
5 I: H0 w! i- H  U( G4 v  }  x# |/ {看別人範例的OP，也都是把VCM固定在VDD的一半，所以在下也有樣學樣，但卻也不知道原因，

所以有幾個問題跟訣竅想請教各位大大，
) T7 g$ c; C5 M9 c$ b% G* o1.VCM的值真的需要固定在VDD的一半嗎??

$ O( h  f6 B; Y' A2 Z2.folding cascode的OP，大大的步驟都是什麼?先調整Vb3，在碰Vb1，再調Vb2?然後再考慮是否調寬長比?
7 ^+ p2 s* Y4 [# ^5 N4 [4 n
8 \" U! V3 m+ K; a$ Z3.寬長比初始都是先怎麼設的?例如我就會先設所有MOS的L都一樣，之後只調W不碰L....
2 w' I& U0 O/ O+ x
大大可以跳脫出我的問題自立一格的回答喔~~因為可能我的問題在大大們面前是等同大學生看小學題目一樣...
希望各位有經驗的大大不吝指教(跪拜)~~

hiyato

有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
附上他的paper讓大家研究看看。

遊客，如果您要查看本帖隱藏內容請回復

st80069

PO上小弟的hspice好了
9 f$ l7 c# A2 {  K***********folding*************
( O+ a. w5 e$ t" H& X' q- W.prot
.lib 'xxxxx.lib' TT
! j3 ~' U' A1 [! L( ?$ X.unprot
; P8 w' W1 P) S5 ?" U.globle VDD
.param Lp=0.5um Wp1=5um Wn2=1.2um Wn3=1.2um Wp4=2um Wp=8um
- j# V/ D8 ^8 Q***********description****************
" Y4 Q' O  [0 l2 C' W*****************
' E- b2 n/ [1 I* jVDD vdd gnd! 1.2V

& S0 g7 _- N7 I2 @! _" Z+ wVB1 vb1 gnd! 0.74v
* L$ A3 g+ Q1 X2 @3 e+ o& XVB2 vb2 gnd! 0.4v
VB3 vb3 gnd! 0.38v
4 G* C/ y6 j! S
+ \# J1 v7 L: ?9 ^* a6 tVCM vcm gnd! dc 0.6v
VD vd gnd! DC 0v AC 1v sin(0 0.5 10k)
% p, ?. Y0 c# @/ u; c8 {( Q$ Q$ s0 {*VC vc gnd! DC 0V
( d+ m  ^# w  J8 {5 CEIN+ in+ vcm vd gnd! 0.5
EIN- in- vcm vd gnd! -0.5
*****************

2 X* N5 v' q; y4 L$ CM1 n1 vb1 vdd vdd xxxx L=Lp W=Wp
M2 n3 in+ n1 n1 xxxx L=Lp W=Wp1
M3 n2 in- n1 n1 xxxx L=Lp W=Wp1
* {7 }/ u; e1 XM4 n4 n4 vdd vdd xxxx L=Lp W=Wp4
M5 nout n4 vdd vdd xxxx L=Lp W=Wp4
6 F$ i8 j$ n5 W( ], yM6 n4 vb2 n2 gnd! xxxx L=Lp W=Wn3
* }1 B8 @  I  K0 Z8 I8 WM7 nout vb2 n3 gnd! xxxx L=Lp W=Wn3
* o$ J/ F9 Q0 f! S! W, LM8 n2 vb3 gnd! gnd! xxxx L=Lp W=Wn2
M9 n3 vb3 gnd! gnd! xxxx L=Lp W=Wn2

***********analysis*************
7 n8 x$ ~' ]9 Z/ c6 ~2 [************output**************
+ H2 p& F3 p( h5 H4 m+ ^3 D- N.op
.option post
# l# _. P( o% R4 A.tf v(nout) vd
.end
9 i. d: I" m- w5 j: X; D
# |: C8 G& \& x0 n* l      v(nout)/vd                               = -115.0583
; n) G5 ?4 r0 Z; \9 s8 G% h, G/ C      input resistance at             vd       =  1.000e+20
$ w4 O+ R3 L: n" I      output resistance at v(nout)             =    1.0725x
' @( h1 P2 J6 J增益只有115.... 要怎麼才能升到1k以上勒??
0 w, M: D- q& m0 ^  i
/ Z& g% g1 ]% Y[ 本帖最後由 st80069 於 2008-5-18 02:02 PM 編輯 ]

vince

one stage op with gain 40dB
差不多極限了

st80069

原來如此...原來是到極限了...
因為小弟的解釋跟說明，造成指導老師誤判成後面的部分屬於LDO，
結果反而調不出我要的值，
& [$ K% L2 [" @. b, U7 c! Z: n" w小弟也跟同學討論了許久，以為會不會那張圖就是整顆OP，所以也開始試著從two-stage的方向下手
  k" P# p! P# E$ ~+ _" g
- i; i5 k& Q0 I6 p
( m$ P" r0 t+ ?, ]; A) X多虧有vince大大的肯定，小弟才敢放手去做

不過，現在卻又遇到個難題，
6 V3 F* i; ~! T. u5 N4 q電壓值該怎麼調，或者W/L該怎麼分配，
& y8 l( z$ |; a" I才能讓Mdrive的部份便成SATURATION??
) c8 J9 s; p- ^) X2 f; e% w. j/ o- }調了整整一個下午，linear就是linear，說不變就是不變....
M5的VDS怎麼壓就是壓不下來~~~在煩請大大指教囉~~謝謝~~

mbission

MDRIVE的VGS電壓會depend on負載所需的電流(如果負回授成立的話)
看起來你是MDRIVE的SIZE(W/L)不夠大,導致你要驅動負載時,GATE電壓會一直往下拉
你可以調看看

vince

能不能說明一下regulator的load是什麼?
/ i  p8 A( I+ a/ u" f5 u# ]# @9 Z1 E因為看起來是IC內部的power
需要多少電流?
7 P; y) B( b% Q6 t/ _regulator 的load regulation spec是多少?
. e* v# J5 \' e/ [第一級OP bias電流多少?
這樣比較好提供意見　

kevin

thank you for sharing this material

st80069

謝謝mbission 大大，所以調W/L就可以改變VTH?原來vth會這樣改變的...嗯嗯，我明天去實驗室試看看。
% Q3 R$ e3 W, {7 V謝謝hiyato大大提供的PAPER......
7 v9 Z" v: F. w' s$ L" q( p& ]4 E% J回vince大大，
load預計是SRAM ARRAY，是作為SRAM的供應電壓用。
剩下的...恩，也不太清楚，似乎是自己設計....
8 g' ]$ }- y- E5 q$ m6 p所以...就想說先以增益為目標....
. T% _' }, I% \% a
4 C3 M2 F. d1 \+ F% ?- I[ 本帖最後由 st80069 於 2008-5-21 12:50 AM 編輯 ]

mdtjason

有資料可以參考嗎?
感謝大大們的分享~~~~~~~~~~~~~~`

賴永諭

output應該可以往上再疊一級PMOS load,gain 會不只40dB吧 !!
% r! G# d& `& E! k2 K當然會犧牲headroom

finster

如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load driving只有一級,而n-load driving卻有兩級,這個樣子會變成往上的阻值比往下的阻值小很多(除非你在size部份己經留意到了,而且己經調到最佳化的情況)
不然,gain值應該會被限制住,而且是被p-load driving給限制住,如此一來,不管怎麼調,應該都會被限制住

vince

1. finster說的是對的  可是以你的應用不應該再把PMOS cascode來增加gain
   原因是kbgriver所說的  
2. 以你的應用來說 你不清楚load current 是多大 甚至你的load current
' L0 A/ x) ^0 o   是會一直變的 當你的load current 太小的時候 cascode 的pmos應該會跑進linear region
   做了也是白做
) N6 m6 [& i( K2 e& ^6 `3. gain大有他的好處  可是over design只是增加自己的困擾
   所以你應該是要去算一下你到底需要多少gain
  p0 d! q2 r/ j3 |1 a4. 如果你是學生  而這個不是你論文的主要部分
" Q6 U) w" N* y* m7 H   那我會建議你用更簡單的架構
   甚至把frequency compensation 改成用外掛大電容的dominate pole compensation
   除非你的很清楚你的load是什麼  你的頻寬是多少 不然你目前的compensation是有危險的
5. 你的VCM就是你的Vref 不是1/2 vdd
: r- V" E- ]9 c! e8 V6. W/L 不是三言兩語可以說完的  不過  少用最小L就不會太離譜了
7. 指導老師誤判  =>  你有找對老師嗎?? 找沒經驗的老師做類比電路  請保重
8. 今天話有點多  不好意思

squallscer

XDD
不會拉，vince大大見解非常的寶貴唷！
: q8 v8 a/ J" t$ J* e3 k更謝謝finster大為我提供的建議，
看到各位大大為我解答，讓我求助無門的情況下感動非常了
4 I& \: }" i  \! r4 U0 J恩，我現在就試試各位大大的方法，跟建議，
9 K3 |, l7 x0 ~- T8 F! |0 _& v我試完後的結果再跟各位大大報告！
7 p; V0 s, V* R" A謝謝大大們的不吝指教....
(話說....我的專題老師....可是很強的老師....與其說造成他的誤判，還不如說他因為趕時間，而我的意見又很多，他反而覺得都有可能，只是他傾向試上面的方法...對老師真是萬分抱歉啊)

/ @- r7 P) Q- o, E& X恩恩~~~對喔~~~Md處的地方，看RAZAVI後，就TWO-STAGE來說，應該再底下再接一個NMOS，給他負載，並且提供電流...
! m/ e  f& k1 G, d! T$ Q) A% [而我這部分如果以TWO STAGE的觀點來看...好像根本不會有直流偏壓的樣子....
除非如vince大大說的知道LOAD的大小跟電流經過...而小弟LOAD處，是顆sram...
小弟由此推得...後面是LDO當接OP正端回授後的產物了....哎呀呀~~~

[ 本帖最後由 squallscer 於 2008-5-22 09:42 AM 編輯 ]

st80069

咦?
) M% g$ X% ]( s- A7 C/ w; F% \話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
, `4 k% W/ F( p: e1 h; J$ R" v3 @(昏頭)
9 T4 I9 k4 s6 a! Y- [抱歉抱歉....
9 J2 e* ?9 ^! o* Z# q+ S( nfinster大大說的....是指沒有MD和MC時的設計嗎??
( U: w/ t4 A8 P* _: i7 f7 Y恩...那應該是我的寬長比設計的問題了...
9 n! ]% b' M1 [我重新再重推做一次...

; k& n' t* ~, [9 _5 V7 y- a' T[ 本帖最後由 st80069 於 2008-5-22 09:51 AM 編輯 ]

jerryyao

原帖由 hiyato 於 2008-5-20 08:35 PM 發表
) `- t/ ?' l" \9 F: [7 E/ b有看到香港大學Philip K. T. Mok教授的paper裡面有出現過，
( _  ]7 l7 H0 p) x: q, i0 Z附上他的paper讓大家研究看看。
**** 本內容被作者隱藏 *****

regulator領域是我的下一階段要做的目標，看別人推薦的paper比自己是找有效多了。
要錢以後再說。

[ 本帖最後由 jerryyao 於 2008-5-22 01:26 PM 編輯 ]

finster

原帖由 st80069 於 2008-5-22 09:46 AM 發表
4 \' E" A( _8 m  C咦?
話說剛剛才發現，小弟忘了把同學的帳號登出而po文......
(昏頭)
! E0 [' V! [7 ?$ @% u, b抱歉抱歉....
finster大大說的....是指沒有MD和MC時的設計嗎??
% }; P1 U$ L8 r2 q1 J% ?" ?5 |恩...那應該是我的寬長比設計的問題了...
9 c# c& X5 ]: M我重新再重推做一次...

2 h  Y8 A; O$ m6 q4 L

不了解你指的MD和MC的縮寫意思
我個人在設計fold-cascode時,其實會先設計bias電路,因為bias電路會間接(有時候是直接)決定fold-cascode的performance
1 S/ k0 u7 {- G# r% L+ J: K因為,我以前曾遇過當我發覺到我的OP的gain己經調不上去時,我以為己經到極限了,後來在檢查我op電路各點電壓時,才驚覺原來是因為我的bias電路而限制住我op的gain,難怪我的op的gain一直上不去
7 ^' \( B8 u  b7 A自此之後,我才學到原來bias電路對op而言,也是一個很重要的設計重點,而這個bias電路,卻是很少人有花心思去看的

st80069

喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
$ q' v" v8 q& [$ k9 H. u小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
4 {2 v8 y, P6 h: Z; g3 r: g很謝謝kgbriver的寶貴意見~~~
看finster大大的解說，
發現OP的學問，還真是多....
唉...小弟新生入門，很多問題，還請各位大大們不要見怪~~~很謝謝大家~~

從上面感覺起來，finster大大是先給定電壓囉，然後如果沒達到飽和，就只調W/L比?

恩.....原來如此...
/ j2 I. e8 T7 E. W6 y; \) D今天發現了一個問題.....小弟的功率真是省到了一個極點....
  |3 w6 i. l3 g$ e電流總共才20u....致使M6，M7的gm小的可怕，增益因而不能提升....
5 f% {- g9 d/ T' F6 Q- ^/ F# m* V也就是說，如果能維持電流情況下調升W降L把gm7上升10倍，就能達到60dB了，YA~~
7 ~# Q" k& O1 e8 j8 g2 {% K3 `結果失敗....
真是牽一髮而動全身....一調就全部變樣....SAT，LINEAR都要重新....
( |0 ?3 V  I9 h8 t$ j" E7 `3 ^大大們的精粹，小弟一時還真是難以上手....真是對不住啊....(慚愧)

finster

原帖由 st80069 於 2008-5-22 10:50 PM 發表
喔喔~~漏了感謝kgbriver的建議，因為這是專題上面的指定....
6 N, m& H- l# k/ _' d) w小弟才疏，怕亂修改會影響後面的設計，所以只敢乖乖仿學。
很謝謝kgbriver的寶貴意見~~~
3 H& Q* A/ b6 [. l1 l看finster大大的解說，
發現OP的學問，還真是多....
唉...小 ...

9 q2 w# `/ l# e8 Z! M
6 P1 ]1 T+ B% X
我想,你有點誤會我的意思了
在設計op時,尤其是folded-cascode op,我建議一定要把bias circuit加入一起作模擬,若是直接給一個定電壓作bias雖然也是可以,但遠遠及不上實際的bias circuit來得好,而且bias circuit所產生出來的電壓未必真的是定電壓,它也會隨著製程,電壓和溫度而有所變化,所以folded-cascode op我個人是強烈建議要加入bias circuit一起作模擬
! A) p/ p  _' D7 D: Q2 G. r而我前面所言,有時候bias circuit也會是限制住op的gain和phase margin的一個因素之一,因為bias circuit若設計不好,也會影響op

st80069

原帖由 finster 於 2008-5-21 02:03 PM 發表
如果你是用wide range的fold-cascode OP,我覺得op的gain應會超過40db,一般我設計的fold-cascode op大概都可以到達60db以上(在ss corner)
# x  b' X2 |2 @4 F而且,照公式推導來看,output阻抗是從輸出往上和往下看,現在你的p-load drivi ...

" Y% T- K7 [9 l8 m0 p
嗯...3天來測試發現...結果，如果只有一級，那電流鏡那端的電流就必須極小，彌補不夠的電阻，不過...卻也為了彌補...結果導致gm7的值極小而必須加大w，或者固定小電流，gm7ro7(ro9||ro2)同時放大寬長....
& _' j) d, g' p* ?3 r哀....然後面積就變得超大超大....