sample hold的電路佈局

w765432001

最近在將adc的電路作佈局，而完整電路跑過c+cc後，效能比原先pre-sim掉了1bit，
因此最近將前端smaple-hold amp電路拿來跑r+c+cc的測試，結果輸出結果幾乎failed掉，
因此想請問是否我在佈局上擺放位置不好，
. L/ E# t7 `6 x1 o2 \9 f或是若要降低r的影響該怎樣修改，
能提供點意見。
  B; {* m8 H2 U; L  C/ |; w7 P
2 a- o4 b: @2 H( q  s8 N9 n電路圖

" Y( e6 K" B% H8 n, v* \3 T/ f: {
佈局示意圖
! Z2 N/ J& }; m  {  z
2 m: ]. k# S7 R* W" G3 }: r