設為首頁收藏本站
開啟輔助訪問 切換到窄版

Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步，快速開始

Login

用FB帳號登入

搜索
1 2 3 4
Chip123 科技應用創新平台»論壇 › Chip1 -- 基礎元件 › Layout設計討論區 › ESD防謢電路中，MOS的source與Drain大小不一樣，請問為 ...
返回列表 發新帖
查看: 16017|回復: 7
打印 上一主題 下一主題

[問題求助] ESD防謢電路中，MOS的source與Drain大小不一樣，請問為何呢？謝謝！

[複製鏈接]
vic
跳轉到指定樓層
1#
發表於 2012-3-6 06:29:41 | 顯示全部樓層 回帖獎勵 |倒序瀏覽 |閱讀模式
ESD防謢電路中，MOS的Source與Drain大小不一樣，請問有什麼作用？
% |( f" ?& I/ b5 M再請問大的一邊是接Source or Drain 呢？與Pad有關嗎？; e1 _# c8 K9 e0 K
知道答案的大大，請為小弟解答一下，謝謝！
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂頂 踩踩 分享分享
回復

使用道具 舉報

vic
2#
 樓主| 發表於 2012-3-8 15:11:20 | 顯示全部樓層
謝謝兩位大大的解答..., W! r, {4 J' \; K4 j& M3 [
意思都差不多，我大概能了解了...
% z7 G, t: I1 ?! [6 c0 c, L3 ?至於多一層silicide這部份，是指多加一層RPO嗎？
8 s4 y: q3 G, d4 P謝謝！
回復 支持 反對

使用道具 舉報

返回列表 發新帖
高級模式
B Color Image Link Quote Code Smilies
您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-9-21 06:40 AM , Processed in 0.173010 second(s), 17 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表