Chip123 科技應用創新平台

 找回密碼
 申請會員

QQ登錄

只需一步,快速開始

Login

用FB帳號登入

搜索
1 2 3 4
查看: 14031|回復: 1
打印 上一主題 下一主題

[好康相報] 介紹一個網路上看到的ASIC網站---「ASIC World」

  [複製鏈接]
跳轉到指定樓層
1#
發表於 2013-1-14 17:15:14 | 顯示全部樓層 回帖獎勵 |倒序瀏覽 |閱讀模式
本帖最後由 card_4_girt 於 2013-1-14 05:24 PM 編輯 6 k: V7 @/ q. y3 e7 S

% s" W# K' \- h4 g" \% a9 X大家在設計數位電路的時候,可能都曾經用過Verilog這個硬體描述語言做些設計,或是有人是用SystemVerilog、SystemC等進行設計與驗證,以下將介紹小弟之前在網路上看到的網站:ASIC World/ ]5 M# r8 }& C. J4 T) Z
網址: http://www.asic-world.com/index.html& ~; B$ O! H; f; u7 ~
到首頁之後會看到左邊有一排欄位,裡面包含Digital、Verilog、SystemVerilog、Specman、SystemC、Vera、VHDL等,就我的理解大概是這樣:5 c, @- W3 Q' `6 G5 r
1. Digital:
# V0 B- t( \. ~9 R( ], i3 f; @7 o- z1 a4 ?(1) Tutorials: 介紹跟數位電子電路設計概念相關的知識,比方說Combinational Logic的Decoder、或Sequential Circuits的State Diagram等。% S1 H6 e+ b& T  A; G# c; S
(2) Questions: 提供幾個數位電路的問題給網友們思考,比方說「Design a circuit to divide-by-3 sequential circuit with 50% duty cycle.」(請設計一個工作週期為50%的除3循序電路)
! b: S2 Y) A* ~1 Y3 u0 c(3) Tools: 詳列幾個數位設計的工具可供參考,像Digital Simulator等有一些連到MIT下載的部分,不過還是有些已經變更,就我所知,Electronic Workbench已經自動連到National Instrument的頁面,目前原先這部分的團隊近期開發的軟體有MultiSim與Ultiboard去分別做SPICE跟PCB Layout設計模擬。/ d9 d  K; A7 m& ~7 {2 D6 R
(4) Books: 提供數本關於Digital方面的書籍
  l  G8 R5 L# Z/ \& p(5) Links: 關於Digital方面的其他相關Tutorial或Simulator等- y8 L! P; y. P3 D8 E
2. Verilog:' s# o! q/ I0 T% T. i
(1) Tutorials: 介紹Verilog的一些常用運算子以及設計方式; m( w  G/ A2 o& ^2 e
(2) Examples: 一些關於Verilog組合電路與循序電路等方面之範例,可以下載它的原始碼(.v),比方說同步FIFO(Synchronous FIFO)、UART等。7 A0 x( d* X9 b5 C5 b
(3) Questions: 作者提供的數個Verilog相關習題
2 }( h' z! N: Y8 a% x(4) Tools: 跟Verilog相關的工具軟體介紹,如Verilog-XL、ModelSim等。/ n( f; p) J# \/ ~* d! t; D, j
(5) Books: 作者推薦的幾本書,雖然有些是1997年的,但可以找看看有無近期修訂版的來提升自己的知識。
- a- A5 O! o- N; }2 D& d(6) Links: 與Verilog相關的連結或是驗證IP等等。+ L, I' |) R# c. {
(7) FAQs: 一些常見的Verilog設計問題,例如「How do I avoid Latch in Verilog ?」(我該如何避免Verilog(合成後出現不必要)的閂鎖器?)- e( N8 X/ S3 r/ H: B. Y
3. SystemVerilog:
+ h- ^7 F4 o4 D/ Q0 b(1) Tutorials: 介紹SystemVerilog的一些常用運算子、可宣告型別以及Module Hierarchy等。
- d8 u& P' ^0 N( k(2) Examples: 提供與SystemVerilog相關的例子,如Memory的驗證(Verification)0 l# ~2 P% c' o- ^) `
(3) Tools: 提供與SystemVerilog相關的模擬器或是一些Code Coverage分析工具等等。
; i& t5 J7 N" D4 o8 a; q(4) Books: 提供跟SystemVerilog驗證或寫測試平台(testbench)等相關的書籍- `3 N% d. A9 y+ z! @
(5) Links: 跟SystemVerilog相關的外部連結、驗證IP等等。% ^* f$ Q# r$ Y
4. Specman:) }& j& V4 D9 r( ~) s, W7 ~
(1) Tutorials: 介紹Specman的一些宣告型別、結構子型別(Struct Subtypes)以及Functional Coverage等。
+ @& J( Y( ^  g6 T(2) Examples: 提供與Specman相關的例子,如FIFO的驗證(Verification)
' [- b( x4 \" G# h(3) Tools: 提供與Specman相關的HVL編譯器以及模擬器等等。5 r! T9 `; g. U' {
(4) Books: 提供與Specman相關的驗證工具書" I8 E# Y  [, G% G  H% @
(5) Links: 提供與Specman相關的外部連結
- {: B. c6 l( D; k5. SystemC:  |/ l7 F4 X9 P% S0 F
(1) Tutorials: 介紹SystemVerilog的一些資料型別宣告、Port、Signal、Channal等設定以及Verification等。
- Y6 e5 _- x, P( w+ ](2) Examples: 提供與SystemC相關的例子,如組合電路加法器、循序電路8位元計數器、SCV驗證等。- x- D- r# V* w
(3) Tools: 提供與SystemC相關的HVL編譯器以及模擬器等等。
7 o# e2 O7 h# @- e( Y" G9 A(4) Books: 提供與SystemC相關的設計書籍。" w. f: ~: R) Z  i( P: L
(5) Links: 提供與SystemC相關的外部連結、驗證IP等等。
分享到:  QQ好友和群QQ好友和群 QQ空間QQ空間 騰訊微博騰訊微博 騰訊朋友騰訊朋友
收藏收藏 分享分享 頂15 踩 分享分享
2#
 樓主| 發表於 2013-1-14 17:17:20 | 顯示全部樓層
本帖最後由 card_4_girt 於 2013-1-14 05:42 PM 編輯 1 d0 a  `" I& r9 M1 _/ J

; Z) v" S& O. h6. Vera:
3 V) t; |' N, ?4 u7 J- o(1) Tutorials: 介紹Vera的資料型態、循序控制等等。
5 P/ Q6 W3 E; P: C: A(2) Examples: 提供與Vera相關的例子,如UART的驗證等。( E9 k4 S% }2 O* k
(3) Tools: 提供與Vera相關的編譯器與模擬器等等。
- V- F9 n) O, Z: ?. V(4) Books: 提供與Vera相關的書籍,這裡再提供一本4 i0 @0 ]" q$ R5 R5 ^! U4 Y
a. F. Haque, J. Michelson, K. Khan, “The Art of Verification with Vera”, Verification Central, 2001.
, l, t/ Q& B* M3 _0 d7 s(5) Links: 提供與Vera相關的外部連結,這裡再提供一個9 T/ I  a* T- C
a. OpenVera: http://asicguru.com/Vera-Tutorial-/3/17/ (有一些Paper可以參閱)
, M  \! f/ D$ d4 T2 x- z  O, j7. PSL: 跳過,作者未多做編撰
/ }. B- a6 ^; T8. VHDL:- k! ]& ?, q/ Z3 q. H9 _/ \3 [/ A
(1) Tutorials: 介紹VHDL的一些常用運算子以及設計方式
/ F  _0 ^  d6 Z) ~9 Z, Z: J, ^(2) Examples: 一些關於VHDL組合電路與循序電路等方面之範例,可以下載它的原始碼(.vhd),比方說Arbiter Model、Memory等。. o! f0 d8 G- g. \5 b
(3) Tools: 跟VHDL相關的工具軟體介紹,如ModelSim等。, Y" Y8 P! j! U# O
(4) Books: 提供數本關於VHDL方面的書籍,不過有點奇怪,所以在此提供幾本,如下:" Y1 G) ]/ o3 S' K- Q( ], Q
a. Mark Zwolinski, “Digital System Design with VHDL”,  2nd ed., Prentice Hall, 2004.+ }" V- x* Z' q5 D- |4 F" T
b. Peter J. Ashenden, “The Designer's Guide to VHDL”, 3rd ed., Morgan Kaufmann, 2008.
* c: x1 t) w6 P7 O" B(5) Links: 提供與VHDL相關的外部連結,這裡再提供幾個:
& j- Y* v( ^0 Y  x; Ga. http://media.nihs.tp.edu.tw/user/yangmf/?active=media&id=100003434&course=CPLD%E6%95%B8%E4%BD%8D%E9%82%8F%E8%BC%AF%E8%A8%AD%E8%A8%885 A' g  M( ?- m, [' O  S
b. http://www.slidefinder.net/c/cpld_vhdl--_----_---_------/2006_fpga_01/13437341 (網路上找到的投影片Slides)
% b: [7 _0 `2 ac.  https://sites.google.com/site/tssheedl01/jiao-xue-dang-an/vhdl-dian-lu-she-ji9 i: B% L' Z; ~
9. Scripting:
( v2 t2 e& ?* A% \; A) B(1) Tutorials: 介紹scripting, Makefile, CVS, Perl, TCL等的撰寫、模擬等。2 @0 v. k/ q5 _
(2) Examples: 作者尚未加入6 E+ j) {& O" w) p0 N, C8 v; @. C
(3) Tools: 一些關於Scripting的模擬器介紹,像是VCS等。
* l, C) ]/ {# C( s6 k! H8 V: p(4) Books: Scripting的工具書,例如Vi Editor方面的。
+ w0 D  U9 f1 f( [* |(5) Links: 提供跟Vim相關的網站,其實國內有一個針對Vim編輯器作介紹的網站,可能有人有聽過:「鳥哥的Linux私房菜」,下面是他的網址:9 Z7 G, M$ k# J& Y
a. http://linux.vbird.org/linux_basic/0310vi.php0 v7 ~$ r2 R+ {, L) I
10. Tidbits(小常識):
5 g* @- a! j2 Q! ^3 O& K! x" I5 K8 T; I雖然這個網站依舊有很多東西作者尚未補齊,或是有些書年代有點久遠,不過依舊具有相當參考價值,作者在此提供了一些設計小常識給大家充電一下,包括Verilog語法中用的Wire與Reg型別、Blocking跟Nonblocking敘述、寫有限狀態機(Finite State Machine, FSM)、驗證流程等等。2 V. R" D. c1 {, D. L  [
0 j, {$ w, e& p! G1 r
上述說明了這麼多,希望各位會喜歡這個網站~
/ c, `' h  u0 A7 i. ~另外,之前管理員已經針對Layout設計討論區中「好康相報」的主題「Laker_L3_教學_範例 有Lab」的帖子進行修改,當初的樓主沒有注意到從eetop下載的附件檔案單筆超過1.5MB的上限,導致傳輸失敗而無法將分割檔解壓縮,如果您曾經到過主題(URL如下)下載失敗,卻沒收到我寄給您的短消息者,或是最近已回復卻無法解壓縮或未回覆但需要資料者,請一併告知!
( {% O& w1 @$ L2 vLaker主題的URL: http://bbs.innoing.com/viewthread.php?tid=11821298
* i$ [2 F7 s6 r. m: e為避免大家損失RDB,你可以回復此主題賺個RDB,我再發短訊過去,你收到後不需回復(要回也可以),我看信件標記改變就知道了!也請大家多參加論壇任務喔~
回復 支持 1 反對 0

使用道具 舉報

您需要登錄後才可以回帖 登錄 | 申請會員

本版積分規則

首頁|手機版|Chip123 科技應用創新平台 |新契機國際商機整合股份有限公司

GMT+8, 2024-6-8 08:29 AM , Processed in 0.122015 second(s), 16 queries .

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回復 返回頂部 返回列表