|
這是CIC在寒暑假給學生上課的講義! c" B6 n8 B. E' H
參考了 modelsim document還有一些VHDL的相關書籍 整理出來的
0 H0 L, r: u+ ^共有172頁 2004年7月由CIC工程師陳獻文製作5 l1 o6 m4 [; J) t3 e
4 d3 u, B7 w+ V: \- T它的Outline如下:
& q. Z$ ^) O" c- r7 B ~7 {- U. E
Introduction
& x' ~: z6 u) X: N* i' H- G) oCIC Design Flow0 x9 h6 p; C! t% n. P& W
VHDL Fundamantals
6 u- G/ ]6 j( n& `9 [ D5 R( c) sVHDL Syntax
; w$ `& T$ V7 a6 CModeling Logic Circuits
, a1 A) l) P" E% I- V( aTestbench
5 }$ a( L3 R+ q& X0 b) m' _0 ?Gate-Level Simulation- I6 m# S) S! u$ ?( k: C6 J# W
$ w' k6 F+ Q/ ^2 N& l3 ~[ 本帖最後由 yhchang 於 2008-2-20 02:52 AM 編輯 ] |
本帖子中包含更多資源
您需要 登錄 才可以下載或查看,沒有帳號?申請會員
x
|